集成电路封装及封装集成电路的方法技术

本发明专利技术提供集成电路封装，所述集成电路封装包含：引线框架，其具有环绕中心接地板且接近于所述引线框架周边定位的多个Ｉ／Ｏ焊垫；集成电路电路小片，其具有定位在所述中心接地板上的导电电路小片端子；以及定位在所述中心接地板上且与其电连接的多个接地电路焊垫。导电Ｉ／Ｏ电路焊垫在所述接地电路焊垫与所述Ｉ／Ｏ焊垫之间围绕电路小片布置，每一Ｉ／Ｏ电路焊垫电连接到所述Ｉ／Ｏ焊垫中的一者。导电接合线将一个或一个以上所述电路小片端子连接到一个或一个以上Ｉ／Ｏ电路焊垫或者一个或一个以上接地电路焊垫。在某些实施例中，本发明专利技术进一步提供经定位以啮合所述集成电路电路小片使其与所述电路小片端子电连接的集成电路。本发明专利技术还涉及封装集成电路以减少封装寄生效应的方法。

【技术实现步骤摘要】
【国外来华专利技术】集成电路封装相关申请案交叉参者本申请案在35 U.S.C. 119(e)下主张2005年7月18日申请的第60/700,143号美国 专利临时申请案的优先权，所述申请案的全部内容以引用的方式并入本文中。
本揭示内容涉及集成电路封装，且更明确来说，涉及减少电路小片安装集成电路 的封装寄生效应的方法
技术介绍
在集成电路封装中，通常将具有多个导电电路小片端子的电路小片安装在引线框 架的表面。所述引线框架包含被输入/输出(170)电路焊垫环绕的中心接地板，所述 输入/输出电路焊垫定位在所述引线框架的外周边附近的所述引线框架的表面上。可使 用导电接合线将电路小片端子电连接到所述引线框架的表面上的I/O电路焊垫。可使 用下接合(downbond)将某些电路小片端子电连接到1/0电路焊垫及/或接地电路板，由此提供所述引线框架顶表面上的电路小片之间的电或逻辑信号选路和连接性，以及 所述引线框架底表面上的接地附接板及/或1/0电路焊垫。由于集成电路的电路小片和封装尺寸已减小，因此最近的努力旨在在单个引线框 架上安装数个电路小片。另外，由于集成电路已变得日益复杂，因此引线框架上的电 路小片端子的数目急剧增加，从而导致提供从引线框架的底表面到顶表面的电连接所 需的接地电路焊垫和1/0电路焊垫的数目也急剧增加。另外，接合线和下接合的数目 也已增加，从而形成将电路小片端子连接到普通接地附接板的较长金属线路程。当接 合线长度路程变得太长时，电噪声(例如，寄生电感或电容所致的噪声)通常会上升。
技术实现思路
一般来说，本揭示内容针对集成电路封装以及封装集成电路以减少封装寄生效应 的方法。更具体来说，本揭示内容针对通过降低延伸跨越或穿过集成电路封装引线框 架表面的接合线的长度或通过降低下接合的数目来减少集成电路封装寄生效应的技 术。在一个实施例中，本揭示内容提供一种集成电路封装，所述集成电路封装包含引线框架，其具有环绕中心接地板接近于所述引线框架的周边定位的多个I/O焊垫。具有多个导电电路小片端子的集成电路电路小片定位在所述中心接地板上，且导电1/0 电路焊垫围绕所述电路小片布置在所述I/O焊垫与所述电路小片之间，每一 I/O电路 焊垫电连接到所述I/O焊垫中的一者。电连接到所述中心接地板的导电接地电路焊垫 还环绕电路小片定位在所述电路小片与所述I/O电路焊垫之间的中心接地板上。导电 接合线将一个或一个以上所述电路小片端子连接到一个或一个以上I/O电路焊垫或者一个或一个以上接地电路焊垫。在某些实例性实施例中，本揭示内容进一步提供一种集成电路，所述集成电路经 定位以啮合集成电路电路小片使其与电路小片端子电连接。在某些实施例中， 一个或一个以上接合线还可连接在I/O电路焊垫与接地电路焊垫之间。在另一实施例中，本揭示内容提供一种集成电路，所述集成电路包含逻辑电路， 其具有经定位以便以可连通方式啮合集成电路电路小片的电路小片端子的多个逻辑 门。所述电路小片具有多个导电电路小片端子且定位在引线框架的中心接地板上。所述引线框架包含环绕所述中心接地板接近于所述引线框架的周边定位的I/O焊垫。导 电I/O电路焊垫还围绕所述电路小片布置在所述电路小片与所述I/O焊垫之间，每一 I/O电路焊垫电连接到所述I/O焊垫中的一者。电连接到所述中心接地板的导电接地电 路焊垫还环绕所述电路小片定位在所述电路小片与所述I/O电路焊垫之间。导电接合线将一个或一个以上所述电路小片端子连接到一个或一个以上i/o电路焊垫或者一个或一个以上接地电路焊垫。在某些实施例中， 一个或一个以上接合线还可连接在I/O电路焊垫与接地电路焊垫之间。在进一步实施例中，本揭示内容提供一种用于封装集成电路的方法。所述方法包 含将包含多个导电电路小片端子的集成电路电路小片安装到引线框架上的中心接地 板。所述引线框架包含环绕所述中心接地板接近于所述引线框架的外周边定位的导电I/O焊垫。所述方法进一步包含在所述I/O焊垫与所述电路小片之间围绕所述电路小片 形成导电I/O电路焊垫，每一 I/O电路焊垫电连接到所述I/O焊垫中的一者。所述方法 也包含在所述电路小片与所述I/O电路焊垫之间环绕所述电路小片形成与所述中心接地板电连接的导电接地电路焊垫，且进一步包含将导电接合线电连接在所述电路小片端子的每一者与一个或一个以上所述1/0电路悍垫或所述接地电路焊垫之间。在附图及下文说明中将阐述一个或一个以上实施例的细节。根据所述说明及附图 以及权利要求书，将了解本专利技术的其它特征、目的和优点。附图说明图1是根据本揭示内容的实施例图解说明集成电路和集成电路封装的示意性侧视图。图2是根据本揭示内容的进一步实施例图解说明集成电路封装和封装方法的示意图。图3是根据被揭示内容的额外实施例图解说明集成电路封装和封装方法的示意图。图4是根据本揭示内容的替代实施例图解说明集成电路封装和封装方法的示意图。图5是根据本揭示内容的另一实施例图解说明集成电路封装和封装方法的示意图。具体实施方式图1是图解说明包含引线框架101的集成电路封装100的示意性侧视图，引线框 架101具有环绕中心接地板107接近于引线框架101的外周边定位的多个I/0焊垫103。 包含多个导电电路小片端子104的集成电路电路小片102使用接合层105安装到中心 接地板107，且导电I/O电路焊垫106围绕电路小片102布置，每一电路焊垫106定 位在I/O焊垫103中的一者上且电连接到所述一者。电连接到中心接地板107的导电 接地电路焊垫110环绕电路小片102定位在电路小片102与I/O电路焊垫106之间。 导电接合线108将一个或一个以上电路小片端子104连接到一个或一个以上I/O电路 焊垫106或者一个或一个以上接地电路焊垫110。在某些实施例(图1中未图解说明)中， 一个或一个以上接合线108可连接在I/O 电路焊垫106与接地电路焊垫110之间。多引脚集成电路114可以与电路小片端子104 连通啮合的方式安装在电路小片102上。模制化合物112可覆盖引线框架101，囊封 并隔离电路小片102、接合线108、接地电路焊垫IIO和I/O电路焊垫106中的一者或 多者。所述模制化合物可视需要覆盖如图1中所示的多引脚集成电路114、囊封并隔 离集成电路。图2是包含引线框架201的集成电路封装200的示意性部分俯视图，引线框架201 具有环绕中心接地板207接近于引线框架201的外周边定位的多个I/O焊垫203。包 含多个导电电路小片端子204的集成电路电路小片202安装在中心接地板207上，且 导电I/O电路焊垫206围绕电路小片202布置，每一电路焊垫206定位在I/O焊垫203 中的一者上且电连接到所述一者。电连接到中心接地板207的导电接地电路焊垫210 环绕电路小片202定位在电路小片202与I/O电路焊垫206之间。导电接合线208将 一个或一个以上电路小片端子204连接到一个或一个以上I/O电路焊垫206或者一个 或一个以上接地电路焊垫210。在某些实施例中，多引脚集成电路(图2中未显示)可以与电路小片端子204连通 啮合的方式安装在电路小片202上。在某些实施例中，至少两个接合线208电连接到 单个接地电路焊垫210'。在某些其它实施例本文档来自技高网...

【技术保护点】
一种集成电路封装，其包括：引线框架，其包括环绕中心接地板且接近于所述引线框架的周边定位的多个Ｉ／Ｏ焊垫；集成电路电路小片，其定位在所述中心接地板上，其中所述电路小片包括多个导电电路小片端子；多个导电Ｉ／Ｏ电路焊垫，每一电路焊垫定位在所述Ｉ／Ｏ焊垫中的一者上且与所述Ｉ／Ｏ焊垫中的一者电连接；多个导电接地电路焊垫，其在所述电路小片与所述Ｉ／Ｏ电路焊垫之间环绕所述电路小片定位在所述中心接地板上，其中每一接地电路焊垫电连接到所述中心接地板；及多个导电接合线，每一接合线将电路小片端子电连接到Ｉ／Ｏ电路焊垫或接地电路焊垫中的至少一者。

【技术特征摘要】
【国外来华专利技术】US 2005-7-18 60/700,143;US 2006-4-5 11/399,0171、一种集成电路封装，其包括引线框架，其包括环绕中心接地板且接近于所述引线框架的周边定位的多个I/O焊垫；集成电路电路小片，其定位在所述中心接地板上，其中所述电路小片包括多个导电电路小片端子；多个导电I/O电路焊垫，每一电路焊垫定位在所述I/O焊垫中的一者上且与所述I/O焊垫中的一者电连接；多个导电接地电路焊垫，其在所述电路小片与所述I/O电路焊垫之间环绕所述电路小片定位在所述中心接地板上，其中每一接地电路焊垫电连接到所述中心接地板；及多个导电接合线，每一接合线将电路小片端子电连接到I/O电路焊垫或接地电路焊垫中的至少一者。2、 如权利要求1所述的集成电路封装，其进一步包括经定位以啮合所述电路小 片使其与所述多个电路小片端子电连接的集成电路。3、 如权利要求2所述的集成电路封装，其中所述集成电路选自由微处理器、ASIC、 可编程逻辑阵列、不可编程逻辑阵列、随机存取存储器和只读存储器组成的群组。4、 如权利要求1所述的集成电路封装，其中所述电路小片具有大体矩形周边， 且其中所述电路小片端子围绕所述电路小片周边定位。5、 如权利要求1所述的集成电路封装，其中所述引线框架具有界定大体矩形外 周边的多个边缘，且其中所述I/O电路焊垫经定位以延伸超出接近于所述边缘的所述 外周边。6、 如权利要求5所述的集成电路封装，其中所述接地电路焊垫在所述电路小片 与所述边缘之间围绕所述电路小片形成大体线性阵列图案。7、 如权利要求6所述的集成电路封装，其中所述接地电路焊垫的每一者具有包 含长尺寸和短尺寸的大体矩形形状，且其中所述长尺寸的每一者大致正交于所述边缘 中的至少一者定向。8、 如权利要求6所述的集成电路封装，其中所述接地电路焊垫的每一者具有包 含长尺寸和短尺寸的大体梯形形状，且其中一个或一个以上所述接地电路焊垫的所述 长尺寸相对于所述边缘中的至少一者以九十度或更小的角度定向。9、 如权利要求8所述的集成电路封装，其中所述接地电路焊垫围绕所述电路小 片形成大体扇状图案。10、 如权利要求l所述的集成电路封装，其中所述中心接地板具有界定大体矩形 周边的多个边缘，所述边缘的每一者结合至少一个其它边缘以形成拐角，且其中每一拐角接近于相对于所述结合的边缘中的至少一者以九十度或更小的角度定向的大体梯 形形状的接地电路焊垫。11、 如权利要求1所述的集成电路封装，其进一步包括将接地电路焊垫电连接到 I/O电路焊垫的至少一个接合线。12、 如权利要求1所述的集成电路封装，其中至少两个接合线电连接到单个接地 电路焊垫。13、 如权利要求1所述的集成电路封装，其中所述接地电路焊垫包含垂直、水平、 有角度和拐角接地电路焊垫。14、 如权利要求1所述的集成电路封装，其中所述接地电路焊塾和所述I/0电路 焊垫具有选自由三角形、矩形、梯形、多角形、半球形和圆形组成的群组的形状。15、 如权利要求1所述的集成电路封装，其中所述接地电路焊垫和所述I/0电路 焊垫包括选自由银、金、铂、钯、铜、铝、锡和镍组成的群组的一种或一种以上金属。16、 如权利要求l所述的集成电路封装，其进一步包括将所述电路小片附接到所 述中心接地板的接合材料。17、 一种集成电路，其包括引线框架，其包括环绕中心接地板且接近于所述引线框架的周边定位的多个I/O焊垫；集成电路电路小片，其定位在所述中心接地板上，其中所述电路小片包括多个导 电电路小片端子；逻辑电路，其包括经定位以可连通方式啮合所述电路小片端子的多个逻辑门； 多个导电I/O电路焊垫，每一电路焊垫定位在所述I/O焊垫中的一者上且与所述1/0焊垫中的一者电连接；多个导电接地电路焊垫，其在所述电路小片与所述1/0电路焊垫之间环绕所述电路小片定位在所述中心接地板上，其中每一接地电路焊垫电连接到所述中心接地板；及多个导电接合线，每一接合线将电路小片端子电连接到1/0电路焊垫或接地电路 焊垫中的至少一者。18、 如权利要求17所述的集成电路，其中所述逻辑门经布置以界定数字处理电 路和存储器。19、 如权利要求17所述的集成电路，其中所述逻辑门驻存在ASIC中。20、 如权利要求17所述的集成电路，其中所述电路小片具有大体矩形周边，且其中所述电路小片端子围绕所述电路小片周边定位。21、 如权利要求17所述的集成电路，其中所述引线框架具有界定大体矩形外周 边的多个边缘，且其中所述I/0电路焊垫定位在接近于所述边缘的所述外周边内。22、 如权利要求21所述的集成电路，其中...

【专利技术属性】
技术研发人员：拉克西米纳拉扬夏尔马，马里奥弗朗西斯科韦莱兹，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]