本发明专利技术公开了一种半导体封装构造及其制造方法。该半导体封装构造包含一承载器、一芯片、一压条及一封胶体。该芯片配置于该承载器上。该压条配置于该芯片的四周，且直接接触并固定于该承载器上。该封胶体用以包覆该芯片及该压条。本封装构造的压条可通过该封胶体的附着力而直接固定于基板上，不需通过额外粘胶而贴附于该基板上，如此可减少该半导体封装构造的工艺步骤。
【技术实现步骤摘要】
本专利技术涉及一种封装构造及其制造方法，更特别涉及一种半导体封装构 造及其制造方法，该半导体封装构造的压条的机械坚固性避免基板在后续加 热工艺中发生翘曲，且该压条可通过封胶体的附着力而直接固定于承载器 上，不需通过额外粘胶而贴附于该承载器上，如此可减少该半导体封装构造 的工艺步骤。
技术介绍
5基于高性能芯片的需求，具有薄型化基板的芯片封装构造的应用日益增多，诸如具有高电气性能需求(high electrical performance demand)、高步贞需求 (high frequency demand)及高速需求(high speed demand)的高级存储器 (high-end memory)、 专用集成电^各(Application Specific Integrated Circuit; ASIC)及微处理器(microprocessor)的应用。已知具有薄型化基板的芯片封装构造包含各种传导性及绝缘性材料，该 传导性及绝缘性材料具有不同热膨胀系数(coefficients of thermal expansion)。 举例而言，可通过打线接合或倒装片接合方式，将芯片配置于基板的上表面。 一封胶体用以封装该芯片，并配置于该基板的上表面。多个焊球配置于该基 板的下表面，如此以构成一种已知球栅阵列封装构造。然而，薄型化基板将性材料具有不同热膨胀系数，因此具有薄型化基板的球栅阵列封装构造在后 续加热工艺(诸如回焊工艺)将会严重翘曲。该球栅阵列封装构造的翘曲将造 成该基板无法共平面，进而造成该焊球的焊接的问题。参考图1,美国专利第6,894,229号，标题为增强机械坚固性的封装构 造及其制造方法(Mechanically Enhanced Package And Method For Same), 揭 示一种球栅阵列封装构造100，其包含一基板120、 一芯片IIO及一加固件 140。该芯片110固定于该基板120上。该加固件140的脊部146通过粘胶 136而贴附于该基板120的支撑栓126上。该加固件140与该基板120之间定义有一空间b0，可容纳该芯片110。 一封胶体160填充于该空间150，并 覆盖该加固件140。该加固件l恥包含金属或其他固体材料，其具有足够大 的机械坚固性(mechanical robustness)材料及相对高的热传性(thermal conductivky)材料。该加固件140的热传性可提供该封装构造100 —散热路 径，亦即该加固件140作为散热片之用。该加固件140的机械坚固性可避免 该基板120在后续加热工艺中发生翘曲。虽然前述专利利用加固件140作为散热片之用，并增强该基板120的机 械坚固性，但是该加固件140需覆盖该芯片110所配置的区域，如此将会影 响其他元件(诸如被动元件)的配置。再者，该加固件140(散热片)的高度需大 于该芯片110的焊线130的高度，以避免损坏该芯片110的焊线130。另外， 该加固件140需通过粘胶136而贴附于该基板120上。参考图2，美国专利第6,284,569号，标题为利用整合承载环及加固件 的可挠性集成电路封装构造的制造方法(Method of manufacturing a flexible integrated circuit package utilizing an integrated carrier ring/stiffener), 揭示一 种可挠性集成电路封装构造200,其包含一承载环240，可提供加固功能， 用以组装可挠性电路。阵列式芯片210贴附于一基4反220。该承载环240通 过粘胶236而贴附于该基板220，并提供灌胶入口及排气口 ，以作为灌胶工 艺中 一封胶体260包覆该芯片210之用。该承载环240的高度控制该封胶体 260的高度，因此可提供该芯片210 —预定覆盖厚度。然而，该承载环240的高度需大于该芯片210的高度，以避免该封胶体 260覆盖该芯片210的厚度小于该芯片210的高度。另外，该承载环2卯需 通过粘胶236而贴附于该基板220上。因此，便有需要提供一种半导体封装构造，能够解决前述的问题。
技术实现思路
本专利技术的一目的在于提供一种半导体封装构造，其的压条的机械坚固性 可避免该基板在后续加热工艺中发生翘曲，且该压条可通过封胶体的附着力 而直接固定于承载器上，不需通过额外粘胶而贴附于该承载器上，如此可减 少该半导体封装构造的工艺步骤。为达上述目的，本专利技术提供一种半导体封装构造，其包含一承载器、一 芯片、 一压条及一封胶体。该芯片配置于该承载器上。该压条配置于该芯片的四周，且直接接触并固定于该承载器上。该封胶体用以包覆该芯片及该压 条。该压条包含金属或其他固体材料，其具有足够大的机械坚固性(mechanical robustness)材料。本专利技术的压条的高度可小于该芯片的高度，其 的机械坚固性已足够避免该基板在后续加热工艺中发生翘曲。相较于先前技 术，本专利技术的压条的高度小于该芯片的高度，可使本专利技术的压条的体积较小。 因此，本专利技术的压条所需的材料较省，且本专利技术的压条容易被切割。再者， 本专利技术的压条可包含一凹处，其紧邻于该承载器。该凹处可增加该封胶体与 该压条之间的附着面积(亦即附着力)而将该压条直接固定于该承载器上。另 外，本专利技术的压条可通过该封胶体的附着力而直接固定于该承载器上，不需 通过额外粘胶而贴附于该承载器上，如此可减少该半导体封装构造的工艺步 骤。为了让本专利技术的上述和其他目的、特征、和优点能更明显，下文将配合 所附图示，作详细i兌明如下。附图说明图1为先前技术的球栅阵列封装构造的剖面示意图。 图2为先前技术的可挠性集成电路封装构造的剖面示意图。 图3为本专利技术的一实施例的半导体封装构造的剖面示意图。 图4为本专利技术的另一实施例的半导体封装构造的剖面示意图。 图5为本专利技术的再一实施例的半导体封装构造的剖面示意图。 图6为本专利技术的又一实施例的半导体封装构造的剖面示意图。 图7a、 7b至14为本专利技术的一实施例的半导体封装构造制造方法的平面 及剖面示意图附图标记说明100封装构造110芯片120基板126支撑栓130焊线136粘胶140加固件146.脊部150空间160封胶体200封装构造210芯片220基板236粘胶240承载环260封胶体300封装构造310芯片312凸块314焊线316底部填充,320基板321定位孑L322焊球342压条343定位孑L344开口346凹处360封胶体370工具372上模具374下模具376定位栓380切割装置具体实施方式参考图3,其显示本专利技术的一实施例的半导体封装构造300。该半导体 封装构造300包含一承载器(诸如一低厚度的线路基板或一般基板320)、 一 芯片310、 一压条342及一封胶体360。该芯片310配置于该基板320上。 该封胶体360用以包覆该芯片310及该压条342。多个焊球322配置于该基 板320上，用以电性连接至一外部电路板(图未示)或一电子装置(图未示)。 在本实施例中，多个凸块312配置于该芯片310与该基板320之间，用以将 该芯片310电性连接于该基板320。参考图4，在另一实施例中，多条焊线 314本文档来自技高网...
【技术保护点】
一种半导体封装构造，包含： 一承载器； 一芯片，配置于该承载器上； 一压条，配置于该芯片的四周，且直接接触并固定于该承载器上；以及 一封胶体，用以包覆该芯片及该压条。
【技术特征摘要】
1. 一种半导体封装构造，包含一承载器；一芯片，配置于该承载器上；一压条，配置于该芯片的四周，且直接接触并固定于该承载器上；以及一封胶体，用以包覆该芯片及该压条。2、 依权利要求1的半导体封装构造，其中该压条包含一接触面，该接 触面接触于该承载器，且该接触面具有一凹处。3、 依权利要求2的半导体封装构造，其中该凹处的剖面为三角形。4、 依权利要求2的半导体封装构造，其中该凹处的剖面为矩形。5、 依权利要求1的半导体封装构造，其中该压条包含一贯穿开口，其 位于该芯片的四周。6、 依权利要求1的半导体封装构造，其中该承载器包含至少一第一定 位孔，该压条包含至少一第二定位孔，且该第一定位孔相对应于该第二定位 孔。7、 依权利要求1的半导体封装构造，其中该压条的高度小于该芯片的 高度。8、 一种半导体封装构造制造方法，包含下列步骤 提供一承载器，其具有至少一第一定位孔； 配置至少一芯片于该承载器上；配置一压条于该承载器上，其中该压条直接接触于该承载器，该压条配置于该芯片的四周，且该压条包含至少一第二定位孔；通过进行一对位步骤，将该压条与该承载器暂时固定；以及 通过进行一封模步骤，包覆该芯片及该压条，并将该压条固定于该...
【专利技术属性】
技术研发人员：胡嘉杰，刘昭成，刘千，钟智明，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。