功率电源及其方法技术

本申请公开了一种功率电源及其方法。所述功率电源包括：主电源管理芯片和n个从电源管理芯片，其中n为大于等于1的正整数，主电源管理芯片和每个从电源管理芯片均包括：至少一路功率轨、使能引脚及时钟引脚，其中所有使能引脚均耦接在一起，且所有时钟引脚也耦接在一起。本申请的功率电源和方法大大简化了芯片设计和系统架构。计和系统架构。计和系统架构。

【技术实现步骤摘要】
功率电源及其方法


[0001]本专利技术涉及一种电子电路，更具体地说，本专利技术涉及一种功率电源及其方法。

技术介绍

[0002]电源管理系统通常包括将输入电压转化为输出电压的直流
‑
直流转换器。当直流
‑
直流转换器为升压(boost)转换器时，输出电压高于输入电压；当直流
‑
直流转换器为降压(buck)转换器时，输出电压低于输入电压。多个直流
‑
直流转换器可以一起被采用，形成多轨电源，其中每个直流
‑
直流变换器提供不同的输出电压或不同的输出电流来给不同的负载供电。当多个电源管理芯片(PMIC)被应用于一个功率供应系统时，现有技术采用链条系统连接控制方式来控制不同的功率轨。然而，链条系统连接控制方式不能同步不同的功率轨。并且，该方式在涉及不同应用需求时显得不够灵活。

技术实现思路

[0003]因此本专利技术的目的在于解决现有技术的上述技术问题，提出了一种改进的功率电源。
[0004]根据本专利技术的实施例，提出了一种功率电源，包括：主电源管理芯片，具有：至少一路功率轨，基于输入电压产生输出电压；使能引脚，接收控制信号；时钟引脚，在上电过程和关断过程中产生一系列时钟脉冲，其中在上电过程和关断过程中，所述功率轨对时钟脉冲进行计数：上电过程中，当时钟脉冲的计数值达到某一功率轨的设定开启值，对应功率轨被开启；关断过程中，当时钟脉冲的计数值达到某一功率轨的设定关断值，对应功率轨被关断。
[0005]根据本专利技术的实施例，还提出了一种功率电源，包括：主电源管理芯片和n个从电源管理芯片，其中n为大于等于1的正整数，主电源管理芯片和每个从电源管理芯片均包括：至少一路功率轨，基于输入电压产生输出电压；使能引脚，接收控制信号；时钟引脚，其中所有主电源管理芯片和从电源管理芯片的使能引脚均耦接在一起，且所有主电源管理芯片和从电源管理芯片的时钟引脚均耦接在一起。
[0006]根据本专利技术的实施例，还提出了一种用于功率电源的方法，所述功率电源包括主电源管理芯片和n个从电源管理芯片，其中n为大于等于1的正整数，每个电源管理芯片具有至少一路功率轨、使能引脚和时钟引脚，所述方法包括：将所有电源管理芯片的使能引脚耦接在一起，将所有电源管理芯片的时钟引脚也耦接在一起；将所有使能引脚处的电压与上升电压阈值和跌落电压阈值进行比较，同时对所有电源管理芯片的输入电压与欠压阈值进行比较；当所有使能引脚处的电压达到上升电压阈值且所有电源管理芯片的输入电压达到欠压阈值时，产生一系列开启时钟脉冲以启动上电序列；当所有使能引脚处的电压跌至跌落电压阈值时，产生一系列关断时钟脉冲以启动断电序列。
[0007]根据本专利技术各方面的上述功率电源及其方法，大大简化了芯片设计和系统架构。
附图说明
[0008]图1示意性地示出了根据本专利技术实施例的具有多个电源管理芯片的功率电源100的电路结构示意图；
[0009]图2为根据本专利技术实施例的当n＝1时的功率电源200的电路结构示意图；
[0010]图3为根据本专利技术实施例的功率电源300只包含一个电源管理芯片时的电路结构示意图；
[0011]图4A示意性示出根据本专利技术实施例的上电过程中上电序列发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图；
[0012]图4B示意性示出根据本专利技术实施例的上电过程中上电序列不发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图；
[0013]图5A示意性示出根据本专利技术实施例的关断过程中断电序列发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图；
[0014]图5B示意性示出根据本专利技术实施例的关断过程中断电序列不发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图；
[0015]图6示意性地示出了根据本专利技术实施例的具有多个电源管理芯片的功率电源600的电路结构示意图；
[0016]图7示意性示出根据本专利技术实施例的上电过程被终止情况下使能引脚EN的电压、时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图；
[0017]图8示意性示出根据本专利技术实施例的关断过程被终止情况下使能引脚EN的电压、时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图；
[0018]图9示意性地示出了根据本专利技术实施例的具有多个电源管理芯片的功率电源900的电路结构示意图；
[0019]图10示意性地示出了根据本专利技术实施例的具有多个电源管理芯片的功率电源1000的电路结构示意图；
[0020]图11示意性示出了根据本专利技术实施例的用于功率电源的方法流程图1100。
具体实施方式
[0021]下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本专利技术。在其他实例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。
[0022]在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本专利技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定
的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
[0023]图1示意性地示出了根据本专利技术实施例的具有多个电源管理芯片的功率电源100的电路结构示意图。在图1所示实施例中，所述功率电源100包括：主电源管理芯片50及n个从电源管理芯片(如图1所示的101、
……
10n)，其中n为大于等于零的整数(如n＝1、2、3
……
)，每个电源管理芯片包括：至少一路功率轨(如图1所示，每个电源管理芯片具有四路功率轨1、2、3、4)，基于输入电压产生输出电压；使能引脚EN，接收控制信号CTL；以及时钟引脚CLK；其中所有电源管理芯片的使能引脚耦接在一起，所有电源管理芯片的时钟引脚CLK也耦接在一起。
[0024]在本专利技术的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率电源，包括：主电源管理芯片，具有：至少一路功率轨，基于输入电压产生输出电压；使能引脚，接收控制信号；时钟引脚，在上电过程和关断过程中产生一系列时钟脉冲，其中在上电过程和关断过程中，所述功率轨对时钟脉冲进行计数：上电过程中，当时钟脉冲的计数值达到某一功率轨的设定开启值，对应功率轨被开启；关断过程中，当时钟脉冲的计数值达到某一功率轨的设定关断值，对应功率轨被关断。2.如权利要求1所述的功率电源，还包括：从电源管理芯片，具有：至少一路功率轨，基于输入电压产生输出电压；使能引脚，耦接至主电源管理芯片的使能引脚；时钟引脚，耦接至主电源管理芯片的时钟引脚，在上电过程和关断过程中接收时钟脉冲。3.如权利要求2所述的功率电源，其中：当主电源管理芯片和从电源管理芯片的输入电压均达到欠压阈值，且主电源管理芯片和从电源管理芯片使能引脚处的电压高于上升电压阈值时，主电源管理芯片产生时钟脉冲以启动上电序列；当主电源管理芯片和从电源管理芯片使能引脚处的电压低于跌落电压阈值时，主电源管理芯片产生时钟脉冲以启动断电序列。4.如权利要求3所述的功率电源，其中：在上电过程中，当主电源管理芯片产生的时钟脉冲达到总开启值时，主电源管理芯片停止时钟脉冲输出，上电序列完成；在关断过程中，当主电源管理芯片产生的时钟脉冲达到总关断值时，主电源管理芯片停止时钟脉冲输出，断电序列完成。5.如权利要求3所述的功率电源，其中：在功率电源的上电过程中，若主电源管理芯片的使能引脚或从电源管理芯片的使能引脚被拉低，且拉低状态持续第一设定时长，上电序列被终止，所有已经被使能的功率轨被同时关断；在功率电源的上电过程中，若主电源管理芯片的使能引脚或从电源管理芯片的使能引脚被拉高，且拉高状态持续第二设定时长，断电序列被终止，所有已经被去使能的功率轨被同时开启。6.一种功率电源，包括：主电源管理...

【专利技术属性】
技术研发人员：周博，吕明，赖鹏捷，姜剑，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：