一种规模易扩展的嵌入式智能计算系统技术方案

一种规模易扩展的嵌入式智能计算系统,包括：处理器模块，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置，该处理器主模块与该内存装置、该固态存储装置、该通信网口装置、该通信串口装置分别连接；智能加速模块，包括至少一路智能加速卡，至少一路加速卡连接器，该至少一路智能加速卡独立安装于该至少一路加速卡连接器且与该处理器主模块连接并实现通信；时钟模块，包括时钟产生器，用于提供参考时钟；使能模块，包括至少一路电源开关芯片，连接该至少一路加速卡连接器；电源模块，包含至少一电压转换芯片；连接器模块，用于提供外部电源输入和该处理器模块与外部高速差分信号和单端信号互连。部高速差分信号和单端信号互连。部高速差分信号和单端信号互连。

【技术实现步骤摘要】
一种规模易扩展的嵌入式智能计算系统


[0001]本专利技术涉及一种嵌入式智能计算系统，尤其涉及一种计算能力规模易扩展的嵌入式智能计算系统。

技术介绍

[0002]近年来深度学习技术成为人工智能和机器学习领域的研究热点，并在计算机视觉和自然语言处理等问题取得了接近人类水平的图像分类、语音识别、手写文字转录、自动驾驶等令人瞩目的突破，而传统以CPU、FPGA、DSP硬件计算架构为核心的数字处理平台仅适用于传统信息预处理、特征工程等技术应用，在用于深度学习神经网络为代表的新型人工智能算法加速计算应用中其面临着计算能力(以下简称算力)不足、计算效能比低等问题。公布号为CN112395082A名为《低功耗柔性扩展的嵌入式智能计算方法及系统》的中国专利提供了一种解决方案，其通过不同等级的嵌入式处理器计算分配和增加计算节点提高算力，但其仍未提出基于单个嵌入式处理器提高算力及计算能效比的解决方案。

技术实现思路

[0003]为了解决上述问题，本专利技术提出一种嵌入式智能计算系统，其基于单个嵌入式处理器和多个深度学习智能处理器异构并行计算架构，并采用单板集成处理器模块、智能加速模块、时钟模块、电源模块及其使能模块、连接器模块的系统设计方案，提高嵌入式计算系统计算能力和效能比性能，同时具备计算能力规模易扩展、功耗可配置的特点，具有较好的实用推广前景。
[0004]本专利技术的目的在于提供一种规模易扩展的嵌入式智能计算系统,其中，包括：处理器模块，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置，该处理器主模块与该内存装置、该固态存储装置、该通信网口装置、该通信串口装置分别连接；智能加速模块，包括至少一路智能加速卡，至少一路加速卡连接器，该至少一路智能加速卡独立安装于该至少一路加速卡连接器且与该处理器主模块连接并实现通信；时钟模块，包括时钟产生器，用于为该至少一路智能加速卡、该处理器模块提供参考时钟；使能模块，包括至少一路电源开关芯片，该至少一路电源开关芯片连接该至少一路加速卡连接器；电源模块，包含至少一电压转换芯片，用于将输入至该至少一电压转换芯片的电压转换为适当电压输入至该处理器模块与该智能加速模块；连接器模块，用于提供外部电源输入和该处理器模块与外部高速差分信号和单端信号互连。
[0005]上述的嵌入式智能计算系统，其中，该处理器主模块包括：MAC控制器，连接该通信网口装置，用于实现对外提供千兆以太网功能；内存控制器，连接该内存装置；UART控制器，连接该通信串口装置；存储控制器，连接该固态存储装置，用于为该处理器模块运行操作系统和文件系统提供存储空间；PCIe控制器，连接该至少一路加速卡连接器，其中，该时钟模块分别为该PCIe控制器、该至少一路智能加速卡及该处理器主模块提供参考时钟。
[0006]上述的嵌入式智能计算系统,其中，该至少一路智能加速卡为M.2智能加速卡。
[0007]上述的嵌入式智能计算系统，其中，该使能模块还包括连接该至少一路电源开关芯片的微控制单元，该微控制单元可以控制该至少一路电源开关芯片是否使能。
[0008]上述的嵌入式智能计算系统，其中，该连接器模块包含VPX连接器，该VPX连接器为采用标准VITA46规范的3U VPX连接器，用于实现外部电源输入和处理器模块与外部高速差分信号和单端信号互连。
[0009]上述的嵌入式智能计算系统，其中，该PCIe控制器为两路，且该两路又拆分为四路分别连接该至少一路加速卡连接器。
[0010]上述的嵌入式智能计算系统，其中，该内存控制器为DDR4控制器，该内存装置包括DDR4内存颗粒。
[0011]上述的嵌入式智能计算系统，其中，该固态存储装置为一非易失性内存卡。
[0012]上述的嵌入式智能计算系统，其中，该通信网口装置包括千兆以太网物理层芯片及与该千兆以太网物理层芯片连接的RJ45网口，该RJ45网口内置网络隔离变压器。
[0013]上述的嵌入式智能计算系统，其中，该通信串口装置为一RS
‑
232收发器，可通过与该UART控制器连接实现2路RS232通信功能。
[0014]以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。
附图说明
[0015]图1为本专利技术一实施例的嵌入式智能计算系统的系统示意图。
[0016]其中，附图标记：
[0017]1：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
嵌入式智能计算系统
[0018]10：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
ARM处理器
[0019]110、111：
ꢀꢀꢀ
PCIe控制器
[0020]12：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
MAC控制器
[0021]13：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
DDR4控制器
[0022]14：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
UART控制器
[0023]15：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
SD控制器
[0024]22：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
千兆以太网phy芯片
[0025]221：
ꢀꢀꢀꢀꢀꢀꢀꢀ
RJ网口
[0026]23：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
DDR4内存颗粒
[0027]24：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
RS
‑
232收发器
[0028]25：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
内存卡
[0029]300、310、
[0030]320、330：
ꢀꢀꢀ
M.2智能加速卡
[0031]301、311、
[0032]321、331：
ꢀꢀꢀ
M.2连接器
[0033]40：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
8路时钟产生器
[0034]50、51、
[0035]52、53：
ꢀꢀꢀꢀꢀ
电源开关芯片
[0036]500：
ꢀꢀꢀꢀꢀꢀꢀꢀ
MCU
[0037]60：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电压转换芯片
[0038]70：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
VPX连接器
具体实施方式
[0039]下面结合附图对本专利技术的结构原理和工作原理作具体的描述：
[0040]在说明书及后续的权利要求书中使用了某些词汇来指称特定组件或部件，本领域普通技术的员应可理解，技术使用者或制造商可以不同的名词或术语来称呼同一个组件或部件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件或部件的方式，而是以组件或部件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
[0041]需本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种规模易扩展的嵌入式智能计算系统,其特征在于，包括：处理器模块，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置，该处理器主模块与该内存装置、该固态存储装置、该通信网口装置、该通信串口装置分别连接；智能加速模块，包括至少一路智能加速卡，至少一路加速卡连接器，该至少一路智能加速卡独立安装于该至少一路加速卡连接器且与该处理器主模块连接并实现通信；时钟模块，包括时钟产生器，用于为该至少一路智能加速卡、该处理器模块提供参考时钟；使能模块，包括至少一路电源开关芯片，该至少一路电源开关芯片连接该至少一路加速卡连接器；电源模块，包含至少一电压转换芯片，用于将输入至该至少一电压转换芯片的电压转换为适当电压输入至该处理器模块与该智能加速模块；连接器模块，用于提供外部电源输入和该处理器模块与外部高速差分信号和单端信号互连。2.根据权利要求1所述的嵌入式智能计算系统,其特征在于，该处理器主模块包括：MAC控制器，连接该通信网口装置，用于实现对外提供千兆以太网功能；内存控制器，连接该内存装置；UART控制器，连接该通信串口装置；存储控制器，连接该固态存储装置，用于为该处理器模块运行操作系统和文件系统提供存储空间；PCIe控制器，连接该至少一路加速卡连接器，其中，该时钟模块分别为该PCIe控制器、该至少一路智能加速卡及该处理器主模块提供参考时钟。3.根据权利要求1或2所...

【专利技术属性】
技术研发人员：吴济文，赵二虎，徐勇军，肖思莹，安晓静，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：