一种高介电常数低介电损耗的聚偏氟乙烯基复合薄膜及其制备方法和应用技术

一种高介电常数低介电损耗的聚偏氟乙烯基复合薄膜及其制备方法和应用，属于嵌入式电容器和半导体存储器件等的应用领域。现有聚偏氟乙烯还难以满足现在嵌入式电容器以及半导体储存器件生产应用的需求。本发明专利技术包括制备多形貌的棒状、线状、球状和立方状纳米银@二氧化硅核壳无机粉体，同时用多形貌的纳米银@二氧化硅核壳粉体改性聚偏氟乙烯，得到一种高介电常数低介电损耗的聚合无机复合材料。可用于制作现代嵌入式电容器和半导体存储器件等的原材料。材料。材料。

【技术实现步骤摘要】
一种高介电常数低介电损耗的聚偏氟乙烯基复合薄膜及其制备方法和应用


[0001]本专利技术属于嵌入式电容器和半导体存储器件等的应用领域；具体涉及一种高介电常数低介电损耗的聚偏氟乙烯基复合薄膜(PVDF)。

技术介绍

[0002]随着科技时代的不断进步，电子器件不断向小型化、多样化的道路上发展。相应的介电材料的要求也向着高介电常数，低介电损耗，高储能密度的方向发展。然而传统的无机陶瓷材料或者聚合物基材料，并不能满足人们对于高介电材料的这一要求，因而研究具有高介电性能的复合材料，成为解决当前问题的最佳方式。
[0003]聚偏氟乙烯(PVDF)是一种具有柔性、低成本的高效益含氟共聚物。由于其广泛的技术应用，如高电荷存储电容、电致人造肌肉、磁致伸缩纳米粒子和智能拉伸复位皮肤而被重视。同时PVDF具有优异的介电性能、易加工性能及耐化学腐蚀性而被广泛应用。然而单一的聚合物材料已经远远不能满足电子行业对于高介电材料的需要。目前常做的方法是以无机陶瓷材料作为填料。这一做法的好处就是可以有效的提高材料的介电常数。但是缺需要特别大的填充量，这势必会降低材料自身的柔韧性性，并且无机陶瓷材料的加入还会增加材料的介电损耗及电导率，并不能在实际情况下应用。
[0004]因此，高介电材料的研究重点在于，即提高了材料的介电常数，同时又保持了材料的低介电损耗。这对于介电材料的研究，储能元件的发展和微电子行业的进步有着至关重要的意义。

技术实现思路

[0005]聚偏氟乙烯是一种具有优良的介电性能及力学性能的聚合物，拥有高介电常数和低介电损耗的优点。其介电常数为8
‑
10，相比无机陶瓷材料的高介电常数，聚偏氟乙烯还难以满足现在嵌入式电容器以及半导体储存器件生产应用的需求。
[0006]本专利技术的目的是提供一种高介电常数低介电损耗的聚偏氟乙烯基复合薄膜(PVDF)。
[0007]上述目的通过以下技术方案实现：
[0008]本专利技术所述复合薄膜是以聚偏氟乙烯为基体，以纳米银@二氧化硅核壳粉体为掺杂相，纳米银@二氧化硅核壳粉体的掺杂量为5wt.％～20wt.％，纳米银的形貌为棒状、线状、球状和立方状中的一种或者其中几种的组合。
[0009]进一步地限定，所述纳米银@二氧化硅核壳由溶胶凝胶法制备，纳米银作为银源，正硅酸乙酯作为硅源，氨水作为催化剂；反应1h
‑
3h，温度为30℃
‑
60℃。
[0010]进一步地限定，所述棒状纳米银@二氧化硅核壳的长度为5
‑
10μm，直径为100nm，核壳厚度为10nm；所述线状纳米银@二氧化硅核壳的长度为30
‑
50μm，直径为100nm，核壳厚度为20nm；所述球状纳米银@二氧化硅核壳的直径为100nm，核壳厚度为20nm；所述立方状纳米
银@二氧化硅核壳的直径为500nm，核壳厚度为100nm。
[0011]进一步地限定，棒状纳米银由化学还原法制备，硝酸银作为银源，聚乙烯吡咯烷酮作为保护剂，反应温度为140℃
‑
180℃，反应时间为1h
‑
3h，硝酸银和聚乙烯吡咯烷酮摩尔比为1∶(1～4)。
[0012]进一步地限定，线状纳米银由化学还原法制备，硝酸银作为银源，聚乙烯吡咯烷酮作为保护剂，氯化铜作为修饰剂，反应温度为140℃
‑
180℃，反应时间为10min
‑
40min，硝酸银和聚乙烯吡咯烷酮和氯化铜的摩尔比为1∶(1～3)∶(0.01～1)。
[0013]进一步地限定，球状纳米银由化学还原法制备，硝酸银作为银源，聚乙烯吡咯烷酮作为保护剂，反应温度为140℃
‑
180℃，反应时间为30min
‑
80min，硝酸银和聚乙烯吡咯烷酮摩尔比为1:1～1:3。
[0014]进一步地限定，立方状纳米银由化学还原法制备，硝酸银作为银源，聚乙烯吡咯烷酮作为保护剂，氯化钠作为修饰剂。其反应温度为140℃
‑
180℃，反应时间为10min
‑
40min，硝酸银和聚乙烯吡咯烷酮和氯化钠的摩尔比为1∶(1～3)∶(0.01～1)。
[0015]本专利技术所述复合薄膜的制备方法是按下述步骤进行的：
[0016]步骤一、将纳米银@二氧化硅核壳粉体加入N,N二甲基甲酰胺中，超声震荡，在加入聚偏氟乙烯粉末，超声溶解反应，得到胶液。
[0017]步骤二、将步骤一获得的胶液在铺膜机上铺膜，在60℃
‑
100℃下烘干1h
‑
4h；
[0018]步骤三、然后置于在平板硫化机上，在温度为140℃
‑
180℃，压力为5MPa
‑
15MP条件下压板20min
‑
60min，得到所述复合薄膜。
[0019]进一步地限定，所得到所述复合薄膜的厚度为0.5mm
‑
2mm。
[0020]上述的复合薄膜或者上述方法制备复合薄膜用于制作现代嵌入式电容器和半导体存储器件。
[0021]本专利技术制备的高介电常数低介电损耗的聚偏氟乙烯基复合薄膜，用于制作现代嵌入式电容器和半导体存储器件等的原材料，可以有效的提高电容器的储电能力和半导体存储器件的存储功能，并且可以保持较低的介电损耗。
[0022]本专利技术制备的高介电常数低介电损耗的聚偏氟乙烯基复合薄膜，用纳米银@二氧化硅核壳改性聚偏氟乙烯，在保持聚偏氟乙烯本身较低的介电损耗的同时，极大地提高了复合材料的介电常数。
[0023]本专利技术制备的高介电常数低介电损耗的聚偏氟乙烯基复合薄膜，掺杂的纳米银@二氧化硅核壳粉体粒径小，为纳米级，且纳米银@二氧化硅核壳在聚偏氟乙烯基体中分散良好，保持了聚偏氟乙烯的力学性能。保证了材料在其应用领域对力学性能的需求。
[0024]本专利技术制备的高介电常数低介电损耗的聚偏氟乙烯基复合薄膜，制备工艺简单，无污染，耗能低，成本低，安全系数高，适合工业化生产。
附图说明
[0025]图1为实施例1、2、3、4中制备的纳米银@二氧化硅核壳扫描电镜图，其中a为棒状，b为线装，c为球状，d为立方状；
[0026]图2为纯膜与实施例1、2、3、4制得的不同形貌纳米银@二氧化硅/聚偏氟乙烯复合薄膜在介电常数与频率的关系图，a为棒状纳米银@二氧化硅/聚偏氟乙烯复合薄膜，b为线
状纳米银@二氧化硅/聚偏氟乙烯复合薄膜，c为球状纳米银@二氧化硅/聚偏氟乙烯复合薄膜，d为立方状纳米银@二氧化硅/聚偏氟乙烯复合薄膜；
[0027]图3为纯膜与实施例1、2、3、4制得的不同形貌纳米银@二氧化硅/聚偏氟乙烯复合薄膜在介电损耗与频率的关系图，a为棒状纳米银@二氧化硅/聚偏氟乙烯复合薄膜，b为线状纳米银@二氧化硅/聚偏氟乙烯复合薄膜，c为球状纳米银@二氧化硅/聚偏氟乙烯复合薄膜，d为立方状纳米银@二氧化硅/聚偏氟乙烯复合薄膜；...

【技术保护点】

【技术特征摘要】
1.一种高介电常数低介电损耗的聚偏氟乙烯基复合薄膜，其特征在于，所述复合薄膜是以聚偏氟乙烯为基体，以纳米银@二氧化硅核壳粉体为掺杂相，纳米银@二氧化硅核壳粉体的掺杂量为5wt.％～20wt.％，纳米银的形貌为棒状、线状、球状和立方状中的一种或者其中几种的组合。2.根据权利要求1所述复合薄膜，其特征在于，所述纳米银@二氧化硅核壳由溶胶凝胶法制备，纳米银作为银源，正硅酸乙酯作为硅源，氨水作为催化剂；反应1h
‑
3h，温度为30℃
‑
60℃。3.根据权利要求1所述复合薄膜，其特征在于，所述棒状纳米银@二氧化硅核壳的长度为5
‑
10μm，直径为100nm，核壳厚度为10nm；所述线状纳米银@二氧化硅核壳的长度为30
‑
50μm，直径为100nm，核壳厚度为20nm；所述球状纳米银@二氧化硅核壳的直径为100nm，核壳厚度为20nm；所述立方状纳米银@二氧化硅核壳的直径为500nm，核壳厚度为100nm。4.根据权利要求1所述复合薄膜，其特征在于，棒状纳米银由化学还原法制备，硝酸银作为银源，聚乙烯吡咯烷酮作为保护剂，反应温度为140℃
‑
180℃，反应时间为1h
‑
3h，硝酸银和聚乙烯吡咯烷酮摩尔比为1∶(1～4)。5.根据权利要求1所述复合薄膜，其特征在于，线状纳米银由化学还原法制备，硝酸银作为银源，聚乙烯吡咯烷酮作为保护剂，氯化铜作为修饰剂，反应温度为140℃
‑
180℃，反应时间为10min
‑
40min，硝酸银和聚乙烯吡咯烷酮和氯化铜的摩尔比为1∶(1～3)∶(0.01～1)。6.根据...

【专利技术属性】
技术研发人员：翁凌，李雪，王小明，
申请(专利权)人：哈尔滨理工大学，
类型：发明
国别省市：