【技术实现步骤摘要】
【国外来华专利技术】多请求者存储器存取管线和仲裁器
技术介绍
[0001]处理装置可形成为集成电路的部分，如芯片上系统(SoC)的一部分。在一些实例中，SoC包含至少一个中央处理单元(CPU)，其中SoC的每一CPU耦合到集成(例如，共享)存储器系统。存储器系统可包含例如多层级高速缓存存储器(例如，形成于SoC的集成电路上的静态RAM(SRAM))和至少一个主存储器(例如，可在SoC的集成电路外部的动态RAM(DRAM和/或DDR))。
[0002]当将越来越强大的CPU添加(或耦合)到处理装置时，越来越复杂的存储器架构持续提供可扩展性挑战。当多个CPU分享存储器系统的共同地址空间时，可扩展性挑战保持，且可变得甚至更大。共享存储器的共同地址空间的部分可包含各种层级的一致性高速缓存(例如，其中各种层级可含有具有唯一地址的用于存储数据的不同存储器)。
[0003]在一个实例中，高速缓存的存储器系统中的CPU可每4个周期消耗整个高速缓存线，这对设计成在各种CPU之间一致地共享所存储高速缓存信息的高速缓存提出额外处理需求。当高速缓存配置成保护高速缓存存储器的某些...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种系统，其包括：高速缓存，其包含：本地存储器，其包含用以存储数据的高速缓存线的集合；和多组管线，其被耦合以存取所述本地存储器的所述高速缓存线的集合，其中所述多组管线包含：第一组管道，其配置成从第一请求者接收对所述本地存储器进行存取的第一组事务请求；和第二组管道，其配置成从第二请求者接收对所述本地存储器进行存取的第二组事务请求，其中所述第二请求者不同于所述第一请求者，且其中所述第一组事务请求在所述第二组事务请求由所述第二组管道处理的同时由所述第一组管道处理。2.根据权利要求1所述的系统，其中所述第一组管道包含布置成在所述第一组管道中暂时地阻挡和重新排序所述第一组事务请求的第一组阻挡仲裁器，且其中所述第二组管道包含布置成在所述第二组管道中暂时地阻挡和重新排序所述第二组事务请求的第二组阻挡仲裁器。3.根据权利要求2所述的系统，其中所述第一组阻挡仲裁器布置成向非阻挡事务授予优先级，使得响应于所述授予的优先级，阻挡第一事务保持在所述第一组管道的阻挡级处且第一非阻挡事务传送到所述阻挡级之后的级而不保持在所述阻挡级处。4.根据权利要求2所述的系统，其中所述第一组阻挡仲裁器布置成响应于能够用以处理所述第一组事务请求中的一个的类型的预订信用池的值而授予优先级，其中所述预订信用池的所述预订信用初始地指示用以处理所述第一组事务请求中的所述一个的所述第一组管道的预订站的量。5.根据权利要求4所述的系统，其进一步包括布置成响应于由所述第一组阻挡仲裁器向所述第一组事务请求中的一个授予的预订信用而改变所述预订信用池的所述值的计数器。6.根据权利要求5所述的系统，其中所述计数器布置成响应于所述预订信用的释放而恢复所述预订信用池的所述值。7.根据权利要求6所述的系统，其中所述预订信用指示预订站的可用性。8.根据权利要求7所述的系统，其中所述预订站是所述多组管线的退出FIFO中的狭槽。9.根据权利要求1所述的系统，其中所述高速缓存是第二层级高速缓存，所述本地存储器是第二层级存储器，且所述高速缓存线的集合是高速缓存线的第二层级集合，其中所述系统进一步包括：中央处理单元(CPU)，其耦合到所述第二层级高速缓存且布置成执行程序指令以操纵数据；和第一层级高速缓存，其包含本地存储器，所述本地存储器包含用以存储数据的高速缓存线的集合。10.根据权利要求9所述的系统，其中所述第一组事务请求中的一个包含选自以下中的一个的第一请求者：层级1程序高速缓存(L1P)、层级1数据高速缓存(L1D)、多核共享存储器控制器(MSMC)、存储器映射单元(MMU)和流式传输引擎(SE)，且其中所述第二组事务请求中的一个包含第二请求者，所述第二请求者相对于所述第一请求者是异构的。
11.根据权利要求9所述的系统，其中所述第一组事务请求中的一个包含选自以下中的一个的第一事务类型：第一层级高速缓存提取、第一层级高速缓存加载和/或存储、对所述第二层级高速缓存或所述第一层级高速缓存的层级3(L3)直接存储器存取(DMA)、L3探听、L3 CacheWarm、页转换、来自至少两个端口的流式传输数据和高速缓存一致性/维护操作，且其中所述第二组事务请求中的一个包含不同于所述第一事务类型的第二事务类型。12.根据权利要求9所述的系统，其中所述第一组事务请求中的一个包含选自以下中的一个的第一目的地：包含层级2(L2)静态RAM(SRAM)、层级1数据高速缓存(L1D)SRAM、层级2(L2)高速缓存、多核共...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。