具有无串扰结构的半导体元件、封装系统及其制造方法技术方案

本发明专利技术提供一种应用于高频的无串扰晶圆级芯片尺寸封装（ｗａｆｅｒ　ｌｅｖｅｌｃｈｉｐ　ｓｃａｌｅ　ｐａｃｋａｇｉｎｇ，ＷＬＣＳＰ）。本发明专利技术的实施例包括衬底，其上有多种材料层及结构所形成的电路系统，形成在衬底上并连接至电路系统的信号接脚，围绕信号接脚的接地环，以及连接至接地环的接地焊料凸块。本发明专利技术还提供一种半导体元件封装的系统。本发明专利技术又提供一种制造无串扰芯片尺寸封装结构的方法。本发明专利技术的封装结构在高频应用中可能是无串扰的。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件的系统、结构、及其制造方法，尤其涉及一种在高频应用中的无串扰芯片尺寸封装(chip scale package, CSP)的系统、结 构、及其制造方法。
技术介绍
随着半导体制造技术的进步，已经可以縮小元件尺寸、增加集成电路整 合层数、及实现具有CPU处理速度达十亿赫兹(gigahertz, GHz)范围的元件。 电路密度及元件封装的操作速度也需要顺应这些元件的发展趋势。符合这些 高频应用的元件封装的电磁相容性是影响封装发展趋势的主要因素之一。电磁相容性的问题之一是串扰(cross-talk)现象。串扰通常是指传输线路 间的非预期的噪声传播或干扰。在半导体元件中，这些传输线的终端一般称 作接脚(pins)或端口(ports)。串扰是用来评估接脚上的信号对于另一个接脚上 的信号的影响大小。串扰通常以分贝(dB)表示且与信号的频率有关。 一般来 说，串扰随着信号频率增加而增加。半导体元件的接脚一般会连接至封装结 构。封装结构则可轻易地连接至电路板或其他元件系统。芯片尺寸封装(chip scale package, CSP)是一种集成电路芯片载体，其不 具有接本文档来自技高网...

【技术保护点】
一种具有无串扰结构的半导体元件，包括：　衬底，该衬底上形成有多种材料层及内连线，且包括电路系统；　信号接脚，形成在该衬底上且连接至该电路系统；　接地环，围绕该信号接脚；以及　接地焊料凸块，连接至该接地环。

【技术特征摘要】
US 2007-7-24 11/782,3841.一种具有无串扰结构的半导体元件，包括衬底，该衬底上形成有多种材料层及内连线，且包括电路系统；信号接脚，形成在该衬底上且连接至该电路系统；接地环，围绕该信号接脚；以及接地焊料凸块，连接至该接地环。2. 如权利要求1所述的具有无串扰结构的半导体元件，其中该半导体元 件是应用在封装，且该封装包括芯片尺寸封装、晶圆级芯片尺寸封装、或倒 装芯片封装。3. 如权利要求1所述的具有无串扰结构的半导体元件，其中该信号接脚 的材料是铜柱结构。4. 如权利要求1所述的具有无串扰结构的半导体元件，其中该接地环的 形状是不规则的。5. 如权利要求1所述的具有无串扰结构的半导体元件，其中该接地环包 含多个环。6. 如权利要求5所述的具有无串扰结构的半导体元件，其中所述多个接 地环的形状是不相似的。7. —种半导体元件封装的系统，包括 多个信号接脚，设置在衬底上，该衬底中包括电路系统； 所述多个信号接脚电性连接至该电路系统；...

【专利技术属性】
技术研发人员：蔡孟锦，游秀美，林建民，郑嘉仁，曾立鑫，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]