存储器单元和存储器单元阵列制造技术

本公开涉及存储器单元和存储器单元阵列。实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。形成读取端口的晶体管。形成读取端口的晶体管。

【技术实现步骤摘要】
存储器单元和存储器单元阵列


[0001]本公开涉及计算机存储器领域，并且更具体地涉及静态随机存取存储器(SRAM)单元体系结构。

技术介绍

[0002]传统的静态随机存取存储器(SRAM)由于其性能、易于接口、简单、相对低的待机功耗和鲁棒性的特点，而在许多计算环境中实现。然而，一个明显的缺点是传统SRAM布局拓扑占用的面积。这种传统SRAM 布局的尺寸对于应用(该应用中空间是个问题)，可能是一个很大的抑制因素。

技术实现思路

[0003]鉴于上述针对传统SRAM布局拓扑占用的面积大的问题，本公开的实施例旨在提供改进的存储器单元和存储器单元阵列。
[0004]本公开的实施例提供了一种存储器单元，包括：成对的交叉耦合反相器和第一读取端口。成对的交叉耦合反相器包括：第一晶体管，包括沿着第一轴线延伸的第一有源区和横向于第一轴线延伸并与第一有源区交叠的第一栅极区；第二晶体管，包括横向于第一轴线延伸并与第一有源区交叠的第二栅极区，第二栅极区沿着第一轴线与第一栅极区间隔开；第三晶体管，包括沿第二轴线延伸并与第一栅极区交叠的第二有源区；以及第四晶体管，包括沿着第三轴线延伸并与第二栅极区交叠的第三有源区。第一读取端口包括沿着第四轴线延伸的第四有源区，第四有源区与第一栅极区交叠。
[0005]在一些实施例中，存储器单元还包括：第五晶体管，被定位成相邻于存储器单元的第一边，第五晶体管包括沿着第二轴线与第二有源区交叠的第三栅极区；以及第六晶体管，被定位成相邻于存储器单元的与第一边相对的第二边，第六晶体管包括沿着第三轴线与第三有源区交叠的第四栅极区。
[0006]在一些实施例中，第五晶体管和第六晶体管是存储器单元的写入字线晶体管。
[0007]在一些实施例中，第一栅极区沿着栅极区的第一间距被定位，并且第二栅极区沿着栅极区的第二间距被定位，以及其中第三栅极区沿着栅极区的第三间距被定位，并且第四栅极区沿着栅极区的第四间距被定位。
[0008]在一些实施例中，第一晶体管和第三晶体管沿着栅极区的第一间距被定位，并且第二晶体管和第四晶体管沿着栅极区的第二间距被定位。
[0009]在一些实施例中，第一有源区在存储器单元的栅极区的至少四个间距之间延伸。
[0010]在一些实施例中，第一有源区位于第二有源区与第三有源区之间。
[0011]在一些实施例中，存储器单元包括：第二读取端口，第二读取端口包括沿着第五轴线延伸并与第二栅极区交叠的第五有源区，第三晶体管沿着栅极区的第一间距定位于第一晶体管和第一读取端口的晶体管之间，并且第四晶体管沿着栅极区的第二间距定位于第二晶体管和第二读取端口的晶体管之间。
[0012]在一些实施例中，第一有源区跨存储器单元的第一边和存储器单元的与第一边相对的第二边延伸，以及虚设晶体管包括与第一有源区交叠的第三栅极区，第三栅极区被定位成相邻于第一边。
[0013]本公开的实施例还提供了一种存储器单元阵列，包括：第一存储器单元和第二存储器单元。第一存储器单元，具有第一对交叉耦合反相器，第一对交叉耦合反相器包括：第一晶体管，包括沿着第一轴线延伸的第一有源区，并且包括横向于第一轴线延伸并且与第一有源区交叠的第一栅极区；第二晶体管，包括横向于第一轴线延伸并与第一有源区交叠的第二栅极区，第二栅极区沿着第一轴线与第一栅极区间隔开。第二存储器单元，具有第二对交叉耦合反相器，第二对交叉耦合反相器包括：第一有源区，沿着第一轴线从第一存储器单元延伸到第二存储器单元中；第三晶体管，包括横向于第一轴线延伸并与第一有源区交叠的第三栅极区；以及第四晶体管，包括横向于第一方向延伸并与第一有源区交叠的第四栅极区，第四栅极区沿着第一轴线与第三栅极区间隔开。
[0014]在一些实施例中，第二存储器单元沿着第一轴线相邻于第一存储器单元；以及第三存储器单元沿着第一轴线相邻于第一存储器单元。
[0015]在一些实施例中，存储器单元阵列包括：第五晶体管，包括在横向于第一轴线的方向上延伸并与第一有源区交叠的第五栅极区，第五栅极区沿着第一轴线定位于第二栅极区和第三栅极区之间。
[0016]在一些实施例中，第五栅极区被包括在第一存储器单元中，第二存储器单元包括：第六晶体管，包括沿着横向于第一轴线的第二方向延伸并与第一有源区交叠的第六栅极区，第六栅极区沿着第一轴线定位于第五栅极区和第三栅极区之间。
[0017]在一些实施例中，第一对交叉耦合反相器包括：第五晶体管，包括沿着与第一有源区的第一侧间隔开的第二轴线延伸的第二有源区；以及第一存储器单元包括第六晶体管，第六晶体管包括沿着与第一有源区的第二侧间隔开的第三轴线延伸的第三有源区，第三有源区与第二栅极区交叠。
[0018]在一些实施例中，第一对交叉耦合反相器包括：第五晶体管，包括沿着与第一有源区的第一侧间隔开的第二轴线延伸的第二有源区；以及第六晶体管，包括第二有源区和与第二有源区交叠的第二栅极区。
[0019]在一些实施例中，第二有源区从第一存储器单元延伸到第二存储器单元。
[0020]本公开的实施例还提供了一种存储器单元，包括：写入端口。写入端口包括：第一晶体管，包括沿着第一轴线延伸的第一有源区，第一有源区与第一栅极区在第一间距中交叠；以及第二晶体管，包括第一有源区和与第一有源区在第二间距中交叠的第二栅极区；第三晶体管，包括沿着平行于第一轴线的第二轴线延伸并与第一有源区间隔开的第二有源区，第二有源区与第一栅极区在第一间距中交叠；以及一个或多个读取端口，读取端口包括：第一读取端口晶体管，包括沿着平行于第一轴线的第三轴线延伸并与第二有源区间隔开的第三有源区，第三有源区与栅极区在第一间距中交叠。
[0021]在一些实施例中，第二有源区跨存储器单元的第一边延伸；以及虚设晶体管被定位成相邻于第一边，虚设晶体管包括第二有源区和与第二有源区在第三间距中交叠的第三栅极区。
[0022]在一些实施例中，第一有源区跨存储器单元的第一边延伸。
[0023]在一些实施例中，写入端口包括：写入字线晶体管，包括沿着平行于第一轴线的第四轴线延伸并与第一有源区间隔开的第四有源区，第四有源区与第四栅极区在第四间距中交叠。
[0024]在一些实施例中，写入端口包括第二有源区和与第二有源区在第二间中距交叠的第二栅极区；以及一个或多个读取端口包括：第二读取端口晶体管，包括沿着第四轴线延伸并在与第三有源区相对的一侧与第一有源区间隔开的第四有源区，第四有源区与栅极区在第二间距中交叠。
[0025]在一些实施例中，两个或更多个晶体管包括与栅极区在两个或更多个间距中交叠的第三有源区；以及写入端口包括：写入字线晶体管，包括与第三栅极区在第三间距中交叠的第二有源区。
[0026]简要地说，本公开包括涉及具有减小的面积和改进的性能特性的存储器单元架构和存储器单元阵列的实施例。根据本公开的存储器单元包括多个栅极区，该多个栅极区以横向于存储器单元的第一轴线延伸的间距进行布置。第一有源区沿着第一轴线延伸并与第一栅极区在第一间距中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器单元，其特征在于，包括：成对的交叉耦合反相器，包括：第一晶体管，包括沿着第一轴线延伸的第一有源区和横向于所述第一轴线延伸并与第一有源区交叠的第一栅极区；第二晶体管，包括横向于所述第一轴线延伸并与所述第一有源区交叠的第二栅极区，所述第二栅极区沿着所述第一轴线与所述第一栅极区间隔开；第三晶体管，包括沿第二轴线延伸并与所述第一栅极区交叠的第二有源区；以及第四晶体管，包括沿着第三轴线延伸并与所述第二栅极区交叠的第三有源区；以及第一读取端口，包括沿着第四轴线延伸的第四有源区，所述第四有源区与所述第一栅极区交叠。2.根据权利要求1所述的存储器单元，其特征在于，还包括：第五晶体管，被定位成相邻于所述存储器单元的第一边，所述第五晶体管包括沿着所述第二轴线与所述第二有源区交叠的第三栅极区；以及第六晶体管，被定位成相邻于所述存储器单元的与所述第一边相对的第二边，所述第六晶体管包括沿着所述第三轴线与所述第三有源区交叠的第四栅极区。3.根据权利要求2所述的存储器单元，其特征在于，所述第五晶体管和所述第六晶体管是所述存储器单元的写入字线晶体管。4.根据权利要求2所述的存储器单元，其特征在于，所述第一栅极区沿着栅极区的第一间距被定位，并且所述第二栅极区沿着栅极区的第二间距被定位，以及其中所述第三栅极区沿着栅极区的第三间距被定位，并且所述第四栅极区沿着栅极区的第四间距被定位。5.根据权利要求1所述的存储器单元，其特征在于，所述第一晶体管和所述第三晶体管沿着栅极区的第一间距被定位，并且所述第二晶体管和所述第四晶体管沿着栅极区的第二间距被定位。6.根据权利要求1所述的存储器单元，其特征在于，所述第一有源区在所述存储器单元的栅极区的至少四个间距之间延伸。7.根据权利要求1所述的存储器单元，其特征在于，所述第一有源区位于所述第二有源区与所述第三有源区之间。8.根据权利要求1所述的存储器单元，其特征在于，包括：第二读取端口，包括沿着第五轴线延伸并与所述第二栅极区交叠的第五有源区，所述第三晶体管沿着栅极区的第一间距定位于所述第一晶体管和所述第一读取端口的晶体管之间，并且所述第四晶体管沿着栅极区的第二间距定位于所述第二晶体管和所述第二读取端口的晶体管之间。9.根据权利要求1所述的存储器单元，其特征在于，所述第一有源区跨所述存储器单元的第一边和所述存储器单元的与所述第一边相对的第二边延伸，以及虚设晶体管包括与所述第一有源区交叠的第三栅极区，所述第三栅极区被定位成相邻于所述第一边。10.一种存储器单元阵列，其特征在于，包括：第一存储器单元，具有第一对交叉耦合反相器，所述第一对交叉耦合反相器包括：第一晶体管，包括沿着第一轴线延伸的第一有源区，并且包括横向于所述第一轴线延
伸并且与所述第一有源区交叠的第一栅极区；第二晶体管，包括横向于所述第一轴线延伸并与所述第一有源区交叠的第二栅极区，所述第二栅极区沿着所述第一轴线与所述第一栅极区间隔开；以及第二存储器单元，具有第二对交叉耦合反相器，所述第二对交叉耦合反相器包括：所述第一有源区，沿着所述第一轴线从所述第一存储器单元延伸到所述第二存储器单元中；第三晶体管，包括横向于所述第一轴线延伸并与所述第一有源区交叠的第三栅极区；以及第四晶体管，包括横向于第一方向延伸并与所述第一有源区交叠的第四栅极区，所述第四栅极区沿着所述第一轴线与所述第三栅极区间隔开。11.根据权利要求10所述的存储器单元阵列，其特征在于，所述...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：