移位寄存器、栅极驱动电路及显示面板制造技术

本发明专利技术公开了一种移位寄存器、栅极驱动电路及显示面板；移位寄存器包括：第一输出调节子模块，用于根据第一节点的导通信号将第一电源信号由其输出端输出，并根据第二节点的导通信号将第一时钟信号由其输出端输出；第二输出调节子模块，用于根据所述第一节点的导通信号将所述第一电源信号由其输出端输出，并根据第二节点的导通信号将第二时钟信号由其输出端输出；其中，第一时钟信号与第二时钟信号时序相同；电源引入子模块，用于根据第三时钟信号将第二电源信号写入所述第一节点；触发写入子模块，用于根据所述第三时钟信号将触发信号写入所述第二节点。本发明专利技术能够使得像素电路能够充分进行初始化以及数据写入，提升显示面板的显示效果。显示效果。显示效果。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路及显示面板


[0001]本专利技术实施例涉及显示技术，尤其涉及一种移位寄存器、栅极驱动电路及显示面板。

技术介绍

[0002]随着显示技术的发展，显示面板的应用也越来越广泛，相应的对显示技术的要求也越来越高。
[0003]显示面板需要移位寄存器提供像素电路工作所需的扫描信号，然而，采用现有移位寄存器的像素电路存在初始化以及数据写入不充分的问题，严重影响显示面板的显示效果。

技术实现思路

[0004]本专利技术提供一种移位寄存器、栅极驱动电路及显示面板，以使得像素电路能够充分进行初始化以及数据写入，提升显示面板的显示效果。
[0005]第一方面，本专利技术实施例提供了一种移位寄存器，所述移位寄存器包括：
[0006]第一输出调节子模块，用于根据第一节点的导通信号将第一电源信号由其输出端输出，并根据第二节点的导通信号将第一时钟信号由其输出端输出；
[0007]第二输出调节子模块，用于根据所述第一节点的导通信号将所述第一电源信号由其输出端输出，并根据所述第二节点的导通信号将第二时钟信号由其输出端输出；其中，所述第一时钟信号与所述第二时钟信号时序相同；
[0008]电源引入子模块，用于根据第三时钟信号将第二电源信号写入所述第一节点；
[0009]触发写入子模块，用于根据所述第三时钟信号将触发信号写入所述第二节点。
[0010]可选地，所述第一输出调节子模块包括：
[0011]第一上拉子模块，所述第一上拉子模块的第一端接入所述第一电源信号，所述第一上拉子模块的控制端与所述第一节点电连接；
[0012]第一下拉子模块，所述第一下拉子模块的第一端接入所述第一时钟信号，所述第一下拉子模块的控制端与所述第二节点电连接，所述第一上拉子模块的第二端与所述第一下拉子模块的第二端短接后作为所述第一输出调节子模块的输出端；
[0013]所述第二输出调节子模块包括：
[0014]第二上拉子模块，所述第二上拉子模块的第一端接入所述第一电源信号，所述第二上拉子模块的控制端与所述第一节点电连接；
[0015]第二下拉子模块，所述第二下拉子模块的第一端接入所述第二时钟信号，所述第二下拉子模块的控制端与所述第二节点电连接，所述第二下拉子模块的第二端与所述第二上拉子模块的第二端短接后作为所述第二输出调节子模块的输出端。
[0016]可选地，所述移位寄存器还包括：
[0017]保持模块，所述保持模块的第一端与所述第二节点电连接，所述保持模块的第二
端与所述第一下拉子模块的第二端或所述第二下拉子模块的第二端电连接，所述保持模块用于保持所述第二节点的电位。
[0018]可选地，所述触发写入子模块包括第一晶体管，所述第一晶体管的第一端接入所述触发信号，所述第一晶体管的控制端接入所述第三时钟信号，所述第一晶体管的第二端与所述第二节点电连接；
[0019]所述电源引入子模块包括第二晶体管，所述第二晶体管的第一端接入所述第二电源信号，所述第二晶体管的控制端接入所述第三时钟信号，所述第二晶体管的第二端与所述第一节点电连接；
[0020]所述第一上拉子模块包括第三晶体管，所述第三晶体管的第一端作为所述第一上拉子模块的第一端，所述第三晶体管的控制端作为所述第一上拉子模块的控制端，所述第三晶体管的第二端作为所述第一上拉子模块的第二端；
[0021]所述第一下拉子模块包括第四晶体管，所述第四晶体管的第一端作为所述第一下拉子模块的第一端，所述第四晶体管的控制端作为所述第一下拉子模块的控制端，所述第四晶体管的第二端作为所述第一下拉子模块的第二端；
[0022]所述第二上拉子模块包括第五晶体管，所述第五晶体管的第一端作为所述第二上拉子模块的第一端，所述第五晶体管的控制端作为所述第二上拉子模块的控制端，所述第五晶体管的第二端作为所述第二上拉子模块的第二端；
[0023]所述第二下拉子模块包括第六晶体管，所述第六晶体管的第一端作为所述第二下拉子模块的第一端，所述第六晶体管的控制端作为所述第二下拉子模块的控制端，所述第六晶体管的第二端作为所述第二下拉子模块的控制端；
[0024]所述保持模块包括第一电容，所述第一电容的第一端作为所述保持模块的第一端，所述第一电容的第二端作为所述保持模块的第二端。
[0025]可选地，所述移位寄存器还包括：第二电容和常闭晶体管，所述第二电容的第一端接入所述第一电源信号，所述第二电容的第二端与所述第一节点电连接；
[0026]所述第一晶体管的第二端通过所述常闭晶体管与所述第二节点电连接，其中，所述第一晶体管的第二端与所述常闭晶体管的第一端电连接，所述常闭晶体管的第二端接入所述常闭晶体管的导通信号，所述常闭晶体管的第二端与所述第二节点电连接。
[0027]可选地，所述移位寄存器还包括：
[0028]第一反馈子模块，所述第一反馈子模块用于根据所述第一节点的电位及所述第一时钟信号将所述第一电源信号写入所述第二节点；
[0029]第二反馈子模块，所述第二反馈子模块用于根据所述第二节点的电位将所述第三时钟信号写入所述第一节点。
[0030]可选地，所述第一反馈子模块包括第七晶体管和第八晶体管，所述第七晶体管的第一端接入所述第一电源信号，所述第七晶体管的控制端与所述第二节点电连接，所述第七晶体管的第二端与所述第八晶体管的第一端电连接，所述第八晶体管的控制端接入所述第一时钟信号，所述第八晶体管的第二端与所述第二节点电连接；
[0031]所述第二反馈子模块包括第九晶体管，所述第九晶体管的第一端接入所述第三时钟信号，所述第九晶体管的控制端与所述第二节点电连接，所述第九晶体管的第二端与所述第一节点电连接。
[0032]第二方面，本专利技术实施例还提供了一种栅极驱动电路，所述栅极驱动电路包括多个如第一方面所述的移位寄存器；
[0033]其中，第n级移位寄存器中第一输出调节子模块的输出端或者第二输出调节子模块的输出端提供第n+1级移位寄存器的触发信号；n为大于或等于1的整数。
[0034]第三方面，本专利技术实施例还提供了一种显示面板，所述显示面板包括第二方面所述的栅极驱动电路、第一时钟信号线、第二时钟信号线、第三时钟信号线及第四时钟信号线；
[0035]所述第一时钟信号线用于向第2k
‑
1级移位寄存器提供第一时钟信号以及向第2k级移位寄存器提供第三时钟信号；
[0036]所述第二时钟信号线用于向第2k
‑
1级移位寄存器提供第三时钟信号以及向第2k级移位寄存器提供第一时钟信号；
[0037]所述第三时钟信号线用于向第2k
‑
1级移位寄存器输出第二时钟信号；
[0038]所述第四时钟信号线用于向第2k级移位寄存器输出第二时钟信号；其中，k为大于或等于1的整数。
[0039]可选地，所述显示面板还包括多行像素电路，所述像素电路包括初始化模块、数据写入模块、驱动本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包括：第一输出调节子模块，用于根据第一节点的导通信号将第一电源信号由其输出端输出，并根据第二节点的导通信号将第一时钟信号由其输出端输出；第二输出调节子模块，用于根据所述第一节点的导通信号将所述第一电源信号由其输出端输出，并根据所述第二节点的导通信号将第二时钟信号由其输出端输出；其中，所述第一时钟信号与所述第二时钟信号时序相同；电源引入子模块，用于根据第三时钟信号将第二电源信号写入所述第一节点；触发写入子模块，用于根据所述第三时钟信号将触发信号写入所述第二节点。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出调节子模块包括：第一上拉子模块，所述第一上拉子模块的第一端接入所述第一电源信号，所述第一上拉子模块的控制端与所述第一节点电连接；第一下拉子模块，所述第一下拉子模块的第一端接入所述第一时钟信号，所述第一下拉子模块的控制端与所述第二节点电连接，所述第一上拉子模块的第二端与所述第一下拉子模块的第二端短接后作为所述第一输出调节子模块的输出端；所述第二输出调节子模块包括：第二上拉子模块，所述第二上拉子模块的第一端接入所述第一电源信号，所述第二上拉子模块的控制端与所述第一节点电连接；第二下拉子模块，所述第二下拉子模块的第一端接入所述第二时钟信号，所述第二下拉子模块的控制端与所述第二节点电连接，所述第二下拉子模块的第二端与所述第二上拉子模块的第二端短接后作为所述第二输出调节子模块的输出端。3.根据权利要求2所述的移位寄存器，其特征在于，所述移位寄存器还包括：保持模块，所述保持模块的第一端与所述第二节点电连接，所述保持模块的第二端与所述第一下拉子模块的第二端或所述第二下拉子模块的第二端电连接，所述保持模块用于保持所述第二节点的电位。4.根据权利要求3所述的移位寄存器，其特征在于，所述触发写入子模块包括第一晶体管，所述第一晶体管的第一端接入所述触发信号，所述第一晶体管的控制端接入所述第三时钟信号，所述第一晶体管的第二端与所述第二节点电连接；所述电源引入子模块包括第二晶体管，所述第二晶体管的第一端接入所述第二电源信号，所述第二晶体管的控制端接入所述第三时钟信号，所述第二晶体管的第二端与所述第一节点电连接；所述第一上拉子模块包括第三晶体管，所述第三晶体管的第一端作为所述第一上拉子模块的第一端，所述第三晶体管的控制端作为所述第一上拉子模块的控制端，所述第三晶体管的第二端作为所述第一上拉子模块的第二端；所述第一下拉子模块包括第四晶体管，所述第四晶体管的第一端作为所述第一下拉子模块的第一端，所述第四晶体管的控制端作为所述第一下拉子模块的控制端，所述第四晶体管的第二端作为所述第一下拉子模块的第二端；所述第二上拉子模块包括第五晶体管，所述第五晶体管的第一端作为所述第二上拉子模块的第一端，所述第五晶体管的控制端作为所述第二上拉子模块的控制端，所述第五晶体管的第二端作为所述第二上拉子模块的第二端；
所述第二下拉子模块包括第六晶体管，所述第六晶体管的第一端作为所述第二下拉子模块的第一端，所述第六晶体管的控制端作为所述第二下拉子模块的控制端，所述第六晶体管的第二端作为所述第二下拉子模块的控制端；所述保...

【专利技术属性】
技术研发人员：张元波，朱正勇，贾溪洋，孙光远，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：