电子陶瓷基片一体烧结方法技术

本发明专利技术涉及电子陶瓷材料制备工艺领域，尤其是一种有效提高电子陶瓷基片品质，同时由于陶瓷基片熟烧和复平两个工序合并为一个烧结工序，还可以节能减排，又能缩短生产制造周期的电子陶瓷基片一体烧结方法，包括如下步骤：a、陶瓷基片坯体的排胶脱脂处理；b、钨钼片间夹陶瓷基片的设置；c、还原气氛炉的烧结；d、熟烧和复平一体烧结，分别取出钨钼片及陶瓷基片得到产品。本方法烧结后，产品的翘曲度可以直接达到0.05mm以内，陶瓷体积密度不受压烧影响而降低，烧结后基片表面粗糙度可直接达到0.1μm以下，整体产品性能优良，满足高端陶瓷基片需求。本发明专利技术尤其适用于电子陶瓷基片一体烧结工艺之中。艺之中。

【技术实现步骤摘要】
电子陶瓷基片一体烧结方法


[0001]本专利技术涉及电子陶瓷材料制备工艺领域，尤其是一种电子陶瓷基片一体烧结方法。

技术介绍

[0002]近年来，电动汽车、电力汽车以及半导体照明航空航天、卫星通信等进入高速发展阶段，其电子器件工作电流大、温度高、频率高，为满足器件及电路工作的稳定性，对芯片载体提出了更高的要求，陶瓷基板具有优良的热性能、微波性能、力学性能及可靠性高等优点，可广泛应用于这些领域。无论是传统的氧化铝、氧化铍陶瓷基板，还是目前市场火热的氮化硅、氮化铝陶瓷基板都要求成瓷后的陶瓷基板具有较好的平整度便于后续加工，基本要求陶瓷基板厚度在1mm以内，平整度不得大于陶瓷厚度的10％。
[0003]目前陶瓷基板的制作工艺基本采用熟烧后再增加复平烧结的方式，通过将陶瓷基板叠放后配重压烧的方式进行整平，该方式目前主要存在几个问题：
[0004]首先是陶瓷基板熟烧后，翘曲程度不一，叠片后压烧对于部分翘曲严重的基片不能起到整平作用，导致复平效果参差不齐，部分翘曲严重的还需再一次甚至三次复平烧结，多次烧结同时必然带来陶瓷晶粒二次发育，晶粒过大，影响陶瓷基片的力学强度。
[0005]其次是复平占用窑炉资源，多次复平增加了生产制备的周期，同时增加生产过程的人工及能耗成本，整体效率不高最后，采用叠片压烧的方式，其基片复平后平整度基本在0.2mm以内，不能满足目前高性能薄膜电路基板0.05mm以内要求，同时复平温度控制范围严格，温度过高陶瓷基片容易发生粘粘，温度过低复平烧结不能起到整平效果。

技术实现思路

[0006]本专利技术所要解决的技术问题是提供一种有效提高电子陶瓷基片品质，同时由于陶瓷基片熟烧和复平两个工序合并为一个烧结工序，还可以节能减排，又能缩短生产制造周期的电子陶瓷基片一体烧结方法。
[0007]本专利技术解决其技术问题所采用的技术方案是：电子陶瓷基片一体烧结方法，包括如下步骤：a、陶瓷基片坯体的排胶脱脂处理：将成型好后的陶瓷基片放入排胶脱脂窑炉中，对陶瓷基片进行排胶脱脂处理，排胶脱脂烧结温度范围为1300℃
‑
1400℃；b、钨钼片间夹陶瓷基片的设置：烧结窑具为采用高温钨钼板，其中钨钼板的尺寸略大于陶瓷基板的尺寸，将陶瓷基片排胶脱脂后的坯体单片放置与钨钼板上，再在陶瓷基片上覆盖一层钨钼板，再将下一片陶瓷基片放置与上一片钨钼板上，依次反复循环操作，其中，叠放层数保证不得压碎最底部的陶瓷基片；c、还原气氛炉的烧结：将摆好的窑具与陶瓷的烧结整体放入还原气氛或者保护气氛的窑炉中的高温下烧结；d、熟烧和复平一体烧结：烧结过程中，陶瓷基片的最高烧结温度范围为1620℃
‑
1700℃，高温保温时间范围为4
‑
5h，烧结冷却后，分别取出钨钼片及陶瓷基片得到产品。
[0008]进一步的是，步骤b中，钨钼板的厚度为2
‑
3mm。
[0009]进一步的是，步骤b中，钨钼板的表面粗糙度范围为Ra0.2
‑
0.4μm之间。
[0010]进一步的是，步骤b中，钨钼板的翘曲度≤0.1mm。
[0011]进一步的是，步骤b中，当最终产品厚度为0.5mm以内时，陶瓷基片的摆放层数不得超过5层，即钨钼板不得超过6块。
[0012]进一步的是，步骤b中，当最终产品厚度为0.5
‑
1mm以内时，陶瓷基片的摆放层数不得超过10层，即钨钼板不得超过11块。
[0013]进一步的是，步骤c中，还原气氛内气体为氢气和氮氢混合气体。
[0014]进一步的是，步骤c中，保护气氛内气体为氮气和其他惰性气体。
[0015]进一步的是，步骤c中，窑炉在高温烧结状态下的温差区间波动范围在30℃以内。
[0016]本专利技术的有益效果是：本方法烧结后，产品的翘曲度可以直接达到0.05mm以内，陶瓷体积密度不受压烧影响而降低，烧结后基片表面粗糙度可直接达到0.1μm以下，整体产品性能优良，满足高端陶瓷基片需求。
[0017]本专利技术成功将目前常规的陶瓷基片熟烧、复平两个工序合并为一个烧结工序。既起到了生产过程的节能减排，又能缩短生产制造周期，实现陶瓷基板的高质量、高效制造过程。本专利技术尤其适用于电子陶瓷基片一体烧结工艺之中。
具体实施方式
[0018]电子陶瓷基片一体烧结方法，包括如下步骤：a、陶瓷基片坯体的排胶脱脂处理：将成型好后的陶瓷基片放入排胶脱脂窑炉中，对陶瓷基片进行排胶脱脂处理，排胶脱脂烧结温度范围为1300℃
‑
1400℃；B、钨钼片间夹陶瓷基片的设置：烧结窑具为采用高温钨钼板，其中钨钼板的尺寸略大于陶瓷基板的尺寸，将陶瓷基片排胶脱脂后的坯体单片放置与钨钼板上，再在陶瓷基片上覆盖一层钨钼板，再将下一片陶瓷基片放置与上一片钨钼板上，依次反复循环操作，其中，叠放层数保证不得压碎最底部的陶瓷基片；C、还原气氛炉的烧结：将摆好的窑具与陶瓷的烧结整体放入还原气氛或者保护气氛的窑炉中的高温下烧结；D、熟烧和复平一体烧结：烧结过程中，陶瓷基片的最高烧结温度范围为1620℃
‑
1700℃，高温保温时间范围为4
‑
5h，烧结冷却后，分别取出钨钼片及陶瓷基片得到产品。
[0019]烧结后的陶瓷基体平整度可以达到0.05
㎜
以内，陶瓷基体体积密度几乎不受影响，陶瓷平整度优于单独复平效果，且将传统的熟烧、复平两个工序合并为一个工序，采用本专利技术专利提供的方法烧结的陶瓷基板可以实现基板熟烧、复平一体化烧结，既起到了生产过程的节能减排，又能缩短生产制造周期，实现陶瓷基板的高质量、高效制造过程
[0020]为了实现更精确的烧结控制，从而获得更佳的产品品质，对钨钼板的限定如下，优选如下方案：步骤b中，钨钼板的厚度为2
‑
3mm；优选步骤b中，钨钼板的表面粗糙度范围为Ra0.2
‑
0.4μm之间；步骤b中，钨钼板的翘曲度≤0.1mm。
[0021]在实际制作时，需根据最终产品要求限定陶瓷基片的摆放层数，从而保证不得压碎最底部的陶瓷基片，优选步骤b中，当最终产品厚度为0.5mm以内时，陶瓷基片的摆放层数不得超过5层，即钨钼板不得超过6块。优选步骤b中，当最终产品厚度为0.5
‑
1mm以内时，陶瓷基片的摆放层数不得超过10层，即钨钼板不得超过11块。
[0022]为了获得更优的还原气氛，优选步骤c中，还原气氛内气体为氢气和氮氢混合气体。为了获得更优的保护气氛，步骤c中，保护气氛内气体为氮气和其他惰性气体。为了保证
窑炉在高温烧结时温度波动的稳定从而保证产品品质，优选步骤c中，窑炉在高温烧结状态下的温差区间波动范围在30℃以内。
[0023]实施例
[0024]实施例1
[0025]采用干压成型方式成型99.6％氧化铝陶瓷基片。成型生坯规格为62mm*62mm*1mm的生坯，生坯在氧化气氛的窑炉中进行排胶脱脂，排胶脱脂最高温度13本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.电子陶瓷基片一体烧结方法，其特征在于，包括如下步骤：a、陶瓷基片坯体的排胶脱脂处理：将成型好后的陶瓷基片放入排胶脱脂窑炉中，对陶瓷基片进行排胶脱脂处理，排胶脱脂烧结温度范围为1300℃
‑
1400℃；B、钨钼片间夹陶瓷基片的设置：烧结窑具为采用高温钨钼板，其中钨钼板的尺寸略大于陶瓷基板的尺寸，将陶瓷基片排胶脱脂后的坯体单片放置与钨钼板上，再在陶瓷基片上覆盖一层钨钼板，再将下一片陶瓷基片放置与上一片钨钼板上，依次反复循环操作，其中，叠放层数保证不得压碎最底部的陶瓷基片；C、还原气氛炉的烧结：将摆好的窑具与陶瓷的烧结整体放入还原气氛或者保护气氛的窑炉中的高温下烧结；D、熟烧和复平一体烧结：烧结过程中，陶瓷基片的最高烧结温度范围为1620℃
‑
1700℃，高温保温时间范围为4
‑
5h，烧结冷却后，分别取出钨钼片及陶瓷基片得到产品。2.如权利要求1所述的电子陶瓷基片一体烧结方法，其特征在于：步骤b中，钨钼板的厚度为2
‑
3mm。3.如权利要求1所述的电子陶瓷基片...

【专利技术属性】
技术研发人员：尚华，王刚，段冰，林贵洪，
申请(专利权)人：宜宾红星电子有限公司，
类型：发明
国别省市：