针对基于外围组件互连快速（PCIE）的设备的系统功率管理技术方案

用于针对外围组件互连快速(PCIE)设备的功率管理的系统和方法，允许PCIE终端在PCIE链路空闲时进入高级低功率状态。这些高级低功率状态可以包括：通过完全关闭在PCIE终端内的功率轨和时钟来放大时钟频率。此外，使用唤醒信号(比如时钟请求(CLKREQ或CLKREQ#)信号)可以允许终端相对快速地醒来并且恢复操作，以便避免用户体验的降级或数据的丢失。免用户体验的降级或数据的丢失。免用户体验的降级或数据的丢失。

【技术实现步骤摘要】
【国外来华专利技术】针对基于外围组件互连快速(PCIE)的设备的系统功率管理
[0001]优先权申请
[0002]本申请要求享有于2019年5月24日提交的、并且标题为“SYSTEM POWER MANAGEMENT FOR PERIPHERAL COMPONENT INTERCONNECT EXPRESS(PCIE)
‑
BASED DEVICES”的、序列编号为62/852,757的美国临时专利申请的优先权，上述申请以引用方式全部并入本文中。
[0003]本申请要求享有于2019年5月31日提交的、并且标题为“SYSTEM POWER MANAGEMENT FOR PERIPHERAL COMPONENT INTERCONNECT EXPRESS(PCIE)
‑
BASED DEVICES”的、序列编号为62/855,197的美国临时专利申请的优先权，上述申请以引用方式全部并入本文中。
[0004]本申请要求享有于2020年5月13日提交的、并且标题为“SYSTEM POWER MANAGEMENT FOR PERIPHERAL COMP本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于降低针对外围组件互连快速(PCIE)终端的功耗的方法，包括：在进入低功率状态之后，启动定时器；以及当所述定时器到期而在相关联的PCIE链路上没有活动时，在所述PCIE终端处至少进入部分系统功率崩溃。2.根据权利要求1所述的方法，还包括：在至少进入所述部分系统功率崩溃之前，注册具有唤醒能力的信号。3.根据权利要求2所述的方法，其中，注册所述具有唤醒能力的信号包括：将CLKREQ#信号注册为具有唤醒能力的中断。4.根据权利要求1所述的方法，还包括：在所述定时器到期之后并且在至少进入所述部分系统功率崩溃之前，移除针对PCIE资源的投票。5.根据权利要求1所述的方法，其中，所述低功率状态包括L1子状态(L1ss)。6.根据权利要求1所述的方法，其中，至少进入所述部分系统功率崩溃包括：至少关闭在所述PCIE终端内的时钟。7.根据权利要求1所述的方法，其中，至少进入所述部分系统功率崩溃包括：降低至少来自功率域的功率。8.根据权利要求7所述的方法，其中，降低至少来自所述功率域的功率包括：至少关闭电压轨。9.根据权利要求7所述的方法，其中，降低至少来自所述功率域的功率包括：缩小至少来自所述功率域的输出。10.根据权利要求1所述的方法，还包括：在至少进入所述部分系统功率崩溃之后，接收唤醒信号。11.根据权利要求10所述的方法，其中，接收所述唤醒信号包括：接收CLKREQ#信号。12.根据权利要求10所述的方法，还包括：在接收所述唤醒信号之后，至少从所述部分系统功率崩溃中醒来。13.根据权利要求1所述的方法，其中，至少进入所述部分系统功率崩溃包括：进入完全系统功率崩溃而不通知与所述PCIE链路相关联的另一PCIE终端。14.根据权利要求1所述的方法，还包括：在所述定时器到期之后，接收链路不活动超时中断信号。15.根据权利要求1所述的方法，还包括：在至少进入所述部分系统功率崩溃之前，降低时钟频率。16.一种包括根联合体的设备，所述根联合体包括：被配置为耦合到外围组件互连快速(PCIE)链路的PCIE接口；定时器；以及控制电路，其被配置为：在进入低功率状态之后，启动所述定时器；以及当所述定时器到期而在所述PCIE链路上没有活动时，至少进入部分系统功率崩溃。17.根据权利要求16所述的设备，其中，所述控制电路还被配置为：在至少进入所述部分系统功率崩溃之前，注册具有唤醒能力的信号。
18.根据权利要求16所述的设备，其中，所述控制电路还被配置为：在所述定时器到期之后并且在至少进入所述部分系统功率崩溃之前，移除针对PCIE资源的投票。19.根据权利要求16所述的设备，还包括时钟，并且其中，所述控制电路还被配置为：在至少进入所述部分系统功率崩溃时关闭所述时钟。20.根据...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：