描述了用于进行一组存储器单元的擦除操作的设备和技术，其中擦除操作包含全部字线擦除阶段以节省时间，之后是奇偶字线擦除阶段以改善数据保留。当存储器单元通过第一验证测试时，可以触发到奇偶字线擦除阶段的过渡，第一验证测试指示存储器单元的阈值电压已经下降到第一电压以下。或者，当已经进行了阈值数目的擦除验证迭代时，可以触发过渡。当存储器单元通过第二验证测试时，擦除操作可以完成，第二验证测试指示存储器单元的阈值电压已经下降到小于第一电压的第二电压以下。降到小于第一电压的第二电压以下。降到小于第一电压的第二电压以下。
【技术实现步骤摘要】
用于存储器装置中的高数据保留的混合擦除模式
[0001]本技术涉及存储器装置的操作。
技术介绍
[0002]半导体存储器装置已经变得越来越流行用于各种电子装置中。例如，非易失性半导体存储器用于蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其他装置。
[0003]诸如浮置栅极的电荷储存材料或电荷捕获材料可以用于这样的存储器装置中，以储存表示数据状态的电荷。电荷捕获材料可以垂直地布置为三维(3D)堆叠的存储器结构，或水平地布置为二维(2D)存储器结构。3D存储器结构的一个示例是比特成本可规模化(BiCS)架构，其包括交替的导电层和绝缘层的堆叠体。
[0004]存储器装置包含存储器单元，其可以串联地布置为NAND串，例如，其中选择栅极晶体管提供在NAND串的端部处，以将NAND串的沟道选择性地连接到源极线或位线。然而，操作这样的存储器装置存在各种挑战。
技术实现思路
[0005]在一种实现方式中，设备包括：控制电路，配置为连接到多个字线，多个字线连接到多个存储器单元，为在擦除操作中对多个存储器单元进行多个擦除验证迭代，电路配置为：进行擦除操作的全部字线阶段，其中连接到字线中的每一个的存储器单元在多个擦除验证迭代的一个或多个擦除验证迭代中被同时地擦除，直到对于多个存储器单元达到擦除里程碑；以及响应于多个存储器单元达到擦除里程碑，进行擦除操作的奇偶字线阶段，其中在多个擦除验证迭代的一个或多个擦除验证迭代中，连接到多个字线中的奇数字线的存储器单元与连接到多个字线中的偶数字线的存储器单元分开地擦除。
[0006]在另一实现方式中，方法包括：对多个存储器单元进行擦除操作的一个或多个初始擦除验证迭代，直到多个存储器单元通过第一验证测试，第一验证测试相对于第一电压对多个存储器单元的阈值电压进行测试，多个字线连接到多个存储器单元，并且一个或多个初始擦除验证迭代中的每一个同时地擦除连接到多个字线中的每一个的存储器单元；并且当通过第一验证测试时，对多个存储器单元进行擦除操作中的一个或多个附加擦除验证迭代，直到多个存储器单元通过第二验证测试，第二验证测试相对于低于第一电压的第二电压对多个存储器单元的阈值电压进行测试，并且一个或多个附加擦除验证迭代中的每一个与连接到多个字线的偶数字线的存储器单元分开地擦除连接到多个字线的奇数字线的存储器单元。
[0007]在另一实现方式中，设备包括：控制电路，配置为连接到多个字线，多个字线连接到多个存储器单元，并且为对多个存储器单元进行擦除操作，电路配置为：在擦除操作的第一阶段中擦除多个存储器单元，直到多个存储器单元的阈值电压下降到第一电压以下；并且响应于多个存储器单元的阈值电压降到第一电压以下，在擦除操作的第二阶段中擦除多
个存储器单元，直到多个存储器单元的阈值电压下降到第二电压，第二电压小于第一电压，其中多个字线中的每个字线被同时地偏置以在第一阶段中擦除，并且多个字线的奇数字线被偏置以在第二阶段中与多个字线中的偶数字线分开地擦除。
附图说明
[0008]图1A是示例性存储器装置的框图。
[0009]图1B是图1A的存储器装置100的布置的框图，其中第一裸芯130a上的控制电路130与分开的第二裸芯126b上的存储器结构126通信。
[0010]图1C绘示了图1A的温度感测电路116的示例。
[0011]图2是绘示了图1A的感测块51的一个实施例的框图。
[0012]图3绘示了用于向平面中的存储器单元中的块提供电压的图1A的电力控制电路115的示例性实现方式。
[0013]图4是示例性存储器裸芯400的立体图，其中块提供在相应的平面P0和P1中，与图1A一致。
[0014]图5绘示了图1A的存储器结构126中的示例性晶体管520。
[0015]图6绘示了图4的块B0-0的部分的示例性截面图，包含NAND串700n和710n。
[0016]图7A绘示了与图4和图6一致的块B0-0中的NAND串的示例性视图。
[0017]图7B绘示了图7A的块B0-0的示例性俯视图，其具有相应的NAND串、位线和感测电路。
[0018]图8A绘示了全部字线擦除过程中的字线电压，与图7A的NAND串700n一致。
[0019]图8B绘示了奇数字线擦除过程中的字线电压，与图7A的NAND串700n一致。
[0020]图8C绘示了偶数字线擦除过程中的字线电压，与图7A的NAND串700n一致。
[0021]图8D绘示了全部字线验证过程中的字线电压，与图7A的NAND串700n一致。
[0022]图8E绘示了奇数字线验证过程中的字线电压，与图7A的NAND串700n一致。
[0023]图8F绘示了偶数字线验证过程中的字线电压，与图7A的NAND串700n一致。
[0024]图9A绘示了图7A的NAND串700n的一部分，示出了在全部字线擦除操作之后的电荷捕获层(CTL)664中的空穴的累积，包含字线间CTL区域664a、664b和664c。
[0025]图9B绘示了编程之后的图9A的NAND串700n的一部分，其中空穴保持在字线间CTL区域664a、664b和664c中，吸引电子并导致存储器单元的数据保留损失。
[0026]图9C绘示了图7A的NAND串700n的一部分，示出了电荷捕获层(CTL)664中的空穴的累积，其中在奇数字线的擦除之后空穴不存在于字线间CTL区域664a、664b和664c中。
[0027]图9D绘示了图9C的NAND串700n的一部分，示出了电荷捕获层(CTL)664中的空穴的累积，其中在偶数字线的擦除之后空穴不存在字线间CTL区域664a、664b和664c中。
[0028]图9E绘示了在编程之后图9D的NAND串700n的一部分，其中空穴不存在于字线间CTL区域664a、664b和664c中，使得存储器单元的数据保留被改善。
[0029]图10A绘示了八状态存储器装置的阈值电压(Vth)分布。
[0030]图10B绘示了擦除操作中的示例性Vth分布。
[0031]图10C绘示了四状态存储器装置的阈值电压(Vth)分布。
[0032]图11A绘示了示例性擦除操作的流程图。
[0033]图11B绘示了擦除操作的示例性全部字线阶段的流程图，与图11A的步骤1090一致。
[0034]图11C绘示了图11B的流程图之后的擦除操作的第一示例性奇偶阶段的流程图，其中奇数字线和偶数字线同时地被验证，与图11A的步骤1091一致。
[0035]图11D绘示了图11B的流程图之后的擦除操作的第二示例性奇偶阶段的流程图，其中奇数字线和偶数字线被分开地验证，与图11A的步骤1091一致。
[0036]图12绘示了与图11B和图11C一致的擦除操作中的示例性波形。
[0037]图13绘示了与图11B和图11D一致的擦除操作中的示例性波形。
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种设备，包括：控制电路，配置为连接到多个字线，所述多个字线连接到多个存储器单元，并且为了在擦除操作中对所述多个存储器单元进行多个擦除验证迭代，所述电路配置为：进行所述擦除操作的全部字线阶段，在所述全部字线阶段中，连接到所述字线中的每一个的存储器单元在所述多个擦除验证迭代中的一个或多个擦除验证迭代中被同时地擦除，直到对于所述多个存储器单元达到擦除里程碑；并且响应于所述多个存储器单元达到所述擦除里程碑，进行所述擦除操作的奇偶字线阶段，在所述奇偶字线阶段中，连接到所述多个字线中的奇数字线的存储器单元在所述多个擦除验证迭代中的一个或多个擦除验证迭代中与连接到所述多个字线中的偶数字线的存储器单元被分开地擦除。2.如权利要求1所述的设备，其中：所述控制电路配置为，在所述擦除操作的全部字线阶段期间对所述多个存储器单元进行第一验证测试，并且在所述擦除操作的奇偶字线阶段期间对所述多个存储器单元进行第二验证测试；所述第一验证测试配置为测试所述多个存储器单元相对于第一电压的阈值电压；并且所述第二验证测试配置为测试所述多个存储器单元相对于第二电压的阈值电压，所述第二电压低于所述第一电压。3.如权利要求2所述的设备，其中：所述控制电路配置为，当所述多个存储器单元通过所述第一验证测试时确定达到所述里程碑。4.如权利要求2所述的设备，其中：所述控制电路配置为，在所述擦除操作的全部字线阶段期间对连接到所述多个字线中的每一个的所述存储器单元同时地进行所述第一验证测试，并且在所述擦除操作的奇偶字线阶段期间对连接到所述多个字线中的每一个的所述存储器单元同时地进行所述第二验证测试。5.如权利要求2所述的设备，其中：所述控制电路配置为，在所述擦除操作的全部字线阶段期间对连接到所述多个字线中的每一个的所述存储器单元同时地进行所述第一验证测试，并且在所述擦除操作的奇偶字线阶段期间，与连接到所述偶数字线的存储器单元分开地对连接到所述奇数字线的存储器单元进行所述第二验证测试。6.如权利要求5所述的设备，其中：所述控制电路配置为，当所述连接到所述奇数字线的存储器单元通过与其中连接到所述偶数字线的存储器单元通过所述第二验证测试的擦除验证迭代不同的所述擦除验证迭代中的第二验证测试时，禁止所述连接到所述奇数字线的存储器单元被进一步擦除。7.如权利要求2所述的设备，其中：所述控制电路配置为，当所述多个存储器单元通过所述第二验证测试时确定所述擦除操作完成。8.如权利要求2所述的设备，其中：所述控制电路配置为当已经完成阈值数目的擦除验证迭代时确定达到所述里程碑。
9.如权利要求2所述的设备，其中：所述控制电路配置为基于所述多个存储器单元的编程-擦除循环的数目而调整所述第一电压；并且所述第一电压是所述编程-擦除循环的数目的递减函数。10.如权利要求2所述的设备，其中：所述控制电路配置为感测温度并基于所述温度调整所述第一电压；并且所述第一电压是所述温度的递增函数。11.如权利要求2所述的设备，其中：所述控制电路配置为将所述第一电压设定为所述多个存储器单元将编程到的数据状态的数目的递增函数。12.如权利要求1所述的设备，其中：所述控制电路在一个裸芯上，并且所述多个存储器单元在另一裸芯上。13.一种方法，包括：对多个...
【专利技术属性】
技术研发人员：王明，李靓，万钧，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。