像素电路、显示面板及像素电路的驱动方法技术

本发明专利技术公开了一种像素电路、显示面板及像素电路的驱动方法。其中，像素电路包括驱动模块、补偿模块、初始化模块、第一发光控制模块、数据写入模块和第二发光控制模块。补偿模块连接于驱动模块的第一端和控制端之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号而导通，在补偿阶段，驱动模块经导通的补偿模块进行阈值补偿。初始化模块与补偿模块电连接，用于在初始化阶段响应第二发光控制信号而导通，并通过补偿模块将初始化电压信号写入驱动模块的控制端。与现有技术相比，本发明专利技术提高了显示均匀性，进而改善了显示画质。进而改善了显示画质。进而改善了显示画质。

【技术实现步骤摘要】
像素电路、显示面板及像素电路的驱动方法


[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路、显示面板及像素电路的驱动方法。

技术介绍

[0002]随着显示技术的不断发展，面板厂商和消费者对对显示面板的高分辨率要求以及高频显示要求越来越高。然而，随着刷新频率的提高会引起显示面板补偿功能不完全的问题。
[0003]具体地，现有的像素电路在驱动的过程中，设置阈值补偿与数据写入在同一时段进行，该时段的持续时间由扫描信号的有效时间决定。然而，扫描信号的刷新频率越高，其有效时间越短，因此，随着刷新频率的提升，显示面板的补偿功能不完全，存在显示不均匀的现象。

技术实现思路

[0004]本专利技术提供一种像素电路、显示面板及像素电路的驱动方法，以提高显示均匀性，改善显示画质。
[0005]第一方面，本专利技术实施例提供了一种像素电路，包括：
[0006]驱动模块，包括控制端、第一端和第二端，所述驱动模块用于响应其控制端的电压而产生驱动电流，驱动发光模块发光；
[0007]补偿模块，连接于所述驱动模块的第一端和控制端之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号而导通，在所述补偿阶段，所述驱动模块经导通的所述补偿模块进行阈值补偿；所述初始化阶段、所述补偿阶段和所述数据写入阶段表征为所述像素电路在一工作周期内的驱动时序；
[0008]初始化模块，与所述补偿模块电连接，用于在所述初始化阶段响应第二发光控制信号而导通，并通过所述补偿模块将初始化电压信号写入所述驱动模块的控制端；
[0009]第一发光控制模块，与所述驱动模块的第二端电连接，用于在所述初始化阶段和发光阶段响应所述第二发光控制信号而导通，将第一电源信号写入所述驱动模块的第二端；
[0010]数据写入模块，与所述驱动模块的第二端电连接，用于在所述数据写入阶段响应扫描信号而导通，并通过所述补偿模块将数据信号写入所述驱动模块的控制端；
[0011]第二发光控制模块，连接于所述驱动模块的第一端和所述发光模块之间，用于在发光阶段响应所述第一发光控制信号而导通，以使所述驱动电流流入所述发光模块。
[0012]可选的，所述补偿模块包括第一晶体管和第二晶体管；
[0013]所述第一晶体管的第一极连接所述驱动模块的控制端，所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接所述驱动模块的第一端；
[0014]所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述第一发光控制信号；
[0015]可选的，所述第一晶体管和所述第二晶体管均为N型晶体管。
[0016]可选的，所述初始化模块包括第三晶体管，所述第三晶体管的第一极接入所述初始化电压信号，所述第三晶体管的第二极连接所述补偿模块，所述第三晶体管的栅极接入所述第二发光控制信号；
[0017]可选的，所述第三晶体管为P型晶体管。
[0018]可选的，所述第一发光控制模块包括第四晶体管，所述第二发光控制模块包括第五晶体管；
[0019]所述第四晶体管的第一极接入第一电源信号，所述第四晶体管的第二极连接所述驱动模块的第二端，所述第四晶体管的栅极接入所述第二发光控制信号；
[0020]所述第五晶体管的第一极连接所述驱动模块的第一端，所述第五晶体管的第二极连接发光模块，所述第五晶体管的栅极接入所述第一发光控制信号；
[0021]可选的，所述第四晶体管和所述第五晶体管均为P型晶体管。
[0022]可选的，所述驱动模块包括第六晶体管，所述第六晶体管的第一极连接所述第一发光控制模块，所述第六晶体管的第二极连接所述补偿模块，所述第六晶体管的第二极还连接所述第二发光控制模块，所述第六晶体管的栅极连接所述补偿模块；
[0023]可选的，所述第六晶体管为P型晶体管。
[0024]可选的，所述数据写入模块包括第七晶体管，所述第七晶体管的第一极接入数据信号，所述第七晶体管的第二极连接所述驱动模块的第二端，所述第七晶体管的栅极接入扫描信号；
[0025]可选的，所述第七晶体管为P型晶体管。
[0026]可选的，所述像素电路，包括存储模块，所述存储模块连接所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；
[0027]可选的，所述存储模块包括存储电容，所述存储电容的第一端接入所述第一电源信号，所述存储电容的第二端连接所述驱动模块的控制端。
[0028]第二方面，本专利技术实施例还提供了一种显示面板，该显示面板包括第一方面任一项所述的像素电路。
[0029]第三方面，本专利技术实施例还提供了一种，像素电路的驱动方法，所述像素电路包括驱动模块、补偿模块、初始化模块、第一发光控制模块、数据写入模块、第二发光控制模块和发光模块；所述像素电路的驱动方法包括初始化阶段、补偿阶段、数据写入阶段和发光阶段；
[0030]在所述初始化阶段，所述补偿模块响应第一发光控制信号而导通，所述初始化模块和所述第一发光控制模块响应第二发光控制信号而导通，所述初始化模块通过导通的所述补偿模块向所述驱动模块的控制端写入初始化电压，所述第一发光控制模块将第一电源信号写入所述驱动模块的第二端；
[0031]在所述补偿阶段，所述补偿模块响应第一发光控制信号而导通，所述驱动模块经导通的所述补偿模块进行阈值补偿；
[0032]在所述数据写入阶段，所述补偿模块响应所述第一发光控制信号而导通，所述数据写入模块响应扫描信号而导通，所述数据写入模块通过导通的所述驱动模块和所述补偿模块将数据信号写入所述驱动模块的控制端；
[0033]在所述发光阶段，所述第一发光控制模块响应所述第二发光控制信号而导通，所述第二发光控制模块响应所述第一发光控制信号而导通，所述驱动模块响应其控制端的电压而产生驱动电流，驱动所述发光模块发光。
[0034]可选的，定义所述第一发光控制信号和所述第二发光控制信号为第一电平时有效，所述扫描信号为第二电平时有效，所述第一电平和所述第二电平相反；
[0035]其中，所述第一发光控制信号和所述第二发光控制信号的有效时间区间存在交叠区间，且所述扫描信号的有效时间区间位于所述交叠区间之内；所述扫描信号的有效时间区间的起始时间可调。
[0036]本专利技术实施例提供了一种新型的像素电路结构，该像素电路包括驱动模块、补偿模块、初始化模块、第一发光控制模块、数据写入模块和第二发光控制模块。该像素电路由第一发光控制信号、第二发光控制信号和扫描信号来控制。具体的，补偿模块连接于驱动模块的第一端和控制端之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号而导通，在补偿阶段，驱动模块经导通的补偿模块进行阈值补偿。初始化模块与补偿模块电连接，用于在初始化阶段响应第二发光控制信号而导通，并通过补偿模块将初始化电压信号写入驱动模块的控制端。第一发光控制模块与驱动模块的第二端电连接，用于在初始化阶段和发光阶段响应第二发光控制信号而导通，将第一电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动模块，包括控制端、第一端和第二端，所述驱动模块用于响应其控制端的电压而产生驱动电流，驱动发光模块发光；补偿模块，连接于所述驱动模块的第一端和控制端之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号而导通，在所述补偿阶段，所述驱动模块经导通的所述补偿模块进行阈值补偿；所述初始化阶段、所述补偿阶段和所述数据写入阶段表征为所述像素电路在一工作周期内的驱动时序；初始化模块，与所述补偿模块电连接，用于在所述初始化阶段响应第二发光控制信号而导通，并通过所述补偿模块将初始化电压信号写入所述驱动模块的控制端；第一发光控制模块，与所述驱动模块的第二端电连接，用于在所述初始化阶段和发光阶段响应所述第二发光控制信号而导通，将第一电源信号写入所述驱动模块的第二端；数据写入模块，与所述驱动模块的第二端电连接，用于在所述数据写入阶段响应扫描信号而导通，并通过所述补偿模块将数据信号写入所述驱动模块的控制端；第二发光控制模块，连接于所述驱动模块的第一端和所述发光模块之间，用于在发光阶段响应所述第一发光控制信号而导通，以使所述驱动电流流入所述发光模块。2.根据权利要求1所述的像素电路，其特征在于，所述补偿模块包括第一晶体管和第二晶体管；所述第一晶体管的第一极连接所述驱动模块的控制端，所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接所述驱动模块的第一端；所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述第一发光控制信号；优选的，所述第一晶体管和所述第二晶体管均为N型晶体管。3.根据权利要求1所述的像素电路，其特征在于，所述初始化模块包括第三晶体管，所述第三晶体管的第一极接入所述初始化电压信号，所述第三晶体管的第二极连接所述补偿模块，所述第三晶体管的栅极接入所述第二发光控制信号；优选的，所述第三晶体管为P型晶体管。4.根据权利要求1所述的像素电路，其特征在于，所述第一发光控制模块包括第四晶体管，所述第二发光控制模块包括第五晶体管；所述第四晶体管的第一极接入第一电源信号，所述第四晶体管的第二极连接所述驱动模块的第二端，所述第四晶体管的栅极接入所述第二发光控制信号；所述第五晶体管的第一极连接所述驱动模块的第一端，所述第五晶体管的第二极连接发光模块，所述第五晶体管的栅极接入所述第一发光控制信号；优选的，所述第四晶体管和所述第五晶体管均为P型晶体管。5.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第六晶体管，所述第六晶体管的第...

【专利技术属性】
技术研发人员：郑士嵩，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：