处理器资源的可编程控制制造技术

呈现了处理器的各种示例实施例。处理器的各种示例实施例可以被配置为支持处理器的处理器前端的资源的分割可编程性。处理器的各种示例实施例被配置为以如下方式支持处理器的处理器前端的资源的分割可编程性，该方式实现将处理器的前端的分割可编程资源指派给正由处理器执行的程序的控制块。处理器的各种示例实施例被配置为支持处理器的前端的微操作(UOP)缓存(UC)资源的分割可编程性(其随后可以被称为分割可编程(SP)UC(SP

【技术实现步骤摘要】
【国外来华专利技术】处理器资源的可编程控制


[0001]各种示例实施例总体涉及处理器，更特别地但非排他性地，涉及用于处理器的处理器缓存。

技术介绍

[0002]一般而言，处理器可以基于各种架构，并且可以被配置用于各种目的。例如，一种常见类型的处理器是中央处理单元(CPU)，它是计算机内执行程序的组件。当CPU被包含在单个芯片上时，它通常被称为微处理器。微处理器可以基于各种架构，通常被称为指令集架构(ISA)，并且可以被配置用于各种目的，诸如通用处理、网络分组转发、图形处理、等等。

技术实现思路

[0003]处理器的各种示例实施例可以被配置为支持处理器的处理器前端资源的可编程性。在至少一些示例实施例中，处理器包括后端、具有前端资源的前端和指令集架构(ISA)。处理器可以被配置为执行程序。前端可以被配置为解码程序的指令以向后端提供微操作集合。后端可以被配置为从前端接收微操作并执行微操作。ISA可以被配置为支持由程序对前端的前端资源集的可编程性。处理器前端资源可以包括微操作(UOP)缓存(UC)资源、分支预测单元(BPU)资源、分支目标缓冲器(BTB)资源等及其各种组合。在至少一些实施例中，一种装置可以包括处理器，其被配置为支持处理器的UC资源的可编程性，其中该处理器包括至少两个微操作缓存的集合，该微操作缓存被配置为存储从要由处理器执行的程序的指令解码的微操作。在至少一些示例实施例中，非瞬态计算机可读存储介质存储指令，该指令被配置为使处理器通过具有至少两个微操作缓存的处理器的解码块来解码程序的指令，以形成微操作并将该微操作存储在微操作缓存中的活动微操作缓存中。在至少一些示例实施例中，一种方法包括：由具有至少两个微操作缓存的处理器的解码块解码程序的指令以形成微操作，并将该微操作存储在微操作缓存中的活动微操作缓存中。在至少一些示例实施例中，一种装置包括处理器，该处理器包括用于通过具有至少两个微操作缓存的处理器的解码块来解码程序的指令以形成微操作的部件，以及用于将微操作存储在微操作缓存中的活动微操作缓存中的部件。在至少一些示例实施例中，一种装置包括用于通过具有至少两个微操作缓存的处理器的解码块来解码程序指令以形成微操作的部件，以及用于将微操作存储在微操作缓存中的活动微操作缓存中的部件。在至少一些实施例中，一种装置可以包括处理器，该处理器被配置为支持处理器的UC资源的可编程性，其中处理器包括ISA，该ISA被配置为支持由处理器执行的程序对处理器的两个或更多个微操作缓存的集合的可编程性。在至少一些示例实施例中，非瞬态计算机可读存储介质存储指令，该指令被配置为使处理器执行包括指令集的程序，并且由处理器的ISA基于程序的执行来支持处理器的两个或更多个微操作缓存的集合的可编程性。在至少一些示例实施例中，一种方法包括由处理器执行包括指令集的程序，并且由处理器的ISA基于程序的执行来支持处理器的两个或更多个微操作缓存的集合的可编程性。在至少一些示例实施例中，一种装置包括处理器，该处理器
包括用于执行包括指令集的程序的部件，以及用于由处理器的ISA基于程序的执行来支持处理器的两个或更多个微操作缓存的集合的可编程性的部件。在至少一些示例实施例中，一种装置包括用于由处理器执行包括指令集的程序的部件，以及用于由处理器的ISA基于程序的执行来支持处理器的两个或更多个微操作缓存的集合的可编程性的部件。
[0004]在至少一些示例实施例中，一种装置包括处理器，该处理器包括至少两个微操作缓存的集合，该至少两个微操作缓存被配置为存储从要由处理器执行的程序的指令解码的微操作。在至少一些示例实施例中，处理器被配置为在处理器执行程序期间的任何时间仅激活来自至少两个微操作缓存的集合的微操作缓存，以用于微操作的存储或访问。在至少一些示例实施例中，处理器包括指令解码器的集合，其中，在程序的指令之一的解码期间，该指令解码器的集合将微操作存储到微操作缓存中的活动微操作缓存中。在至少一些示例实施例中，处理器被配置为在获取程序的指令的指令指针(IP)的同时，在微操作缓存中的活动微操作缓存中执行查找操作。在至少一些示例实施例中，处理器被配置为基于微操作缓存切换指令，支持将微操作缓存中的一个微操作缓存选择作为活动微操作缓存。在至少一些示例实施例中，微操作缓存切换指令是专门针对将微操作缓存中的一个微操作缓存选择作为活动微操作缓存而配置的指令。在至少一些示例实施例中，微操作缓存切换指令是被配置为提供程序的程序控制功能并且还被配置为支持将微操作缓存中的一个微操作缓存选择作为活动微操作缓存的指令。在至少一些示例实施例中，处理器的ISA支持微操作缓存切换指令。在至少一些示例实施例中，处理器被配置为选择微操作缓存中的第一微操作缓存作为活动微操作缓存，其中微操作缓存切换指令包括微操作缓存中的第二微操作缓存的标识符，其中微操作缓存切换指令的解码使活动微操作缓存从微操作缓存中的第一微操作缓存切换到微操作缓存中的第二微操作缓存。在至少一些示例实施例中，处理器被配置为解码程序的微操作缓存切换指令，以使选择微操作缓存中的第一微操作缓存作为活动微操作缓存，其中从程序的一个或多个后续指令解码的微操作被存储在微操作缓存中的第一微操作缓存中，直到下一微操作缓存切换指令被解码以将活动微操作缓存改变为微操作缓存中的第二微操作缓存。在至少一些示例实施例中，处理器被配置为选择微操作缓存中的第一微操作缓存作为活动微操作缓存，其中处理器被配置为在解码与微操作缓存中的第二微操作缓存相关联的程序的下一指令之前，将活动微操作缓存切换到微操作缓存中的第二微操作缓存。在至少一些示例实施例中，处理器被配置为选择微操作缓存中的第一微操作缓存作为活动微操作缓存，其中处理器被配置为在执行基于微操作缓存切换指令解码的微操作之前，基于微操作缓存切换指令将活动微操作缓存切换到微操作缓存中的第二微操作缓存。在至少一些示例实施例中，处理器被配置为基于确定微操作缓存切换指令存在于微操作缓存中的第一微操作缓存中来执行切换。在至少一些示例实施例中，处理器被配置为基于确定微操作缓存切换指令不存在于微操作缓存中的第一微操作缓存中，在微操作缓存切换指令的解码和存储期间执行切换。在至少一些示例实施例中，处理器包括ISA，该ISA被配置为支持程序对微操作缓存的集合的可编程性。在至少一些示例实施例中，非瞬态计算机可读存储介质存储指令，该指令被配置为使处理器通过具有至少两个微操作缓存的处理器的解码块来解码程序的指令，以形成微操作并将该微操作存储在微操作缓存中的活动微操作缓存中。在至少一些示例实施例中，一种方法包括：由具有至少两个微操作缓存的处理器的解码块解码程序的指令以形成微操作，并将该微操作存储在微操作缓存中的活动微操
作缓存中。在至少一些示例实施例中，一种装置包括处理器，该处理器包括用于通过具有至少两个微操作缓存的处理器的解码块对程序的指令进行解码以形成微操作的部件，以及用于将微操作存储在微操作缓存中的活动微操作缓存中的部件。在至少一些示例实施例中，一种装置包括用于通过具有至少两个微操作缓存的处理器的解码块对程序指令进行解码以形成微操作的部件，以及用于将微操作存储在微操作缓存中的活本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：处理器，包括至少两个微操作缓存的集合，所述至少两个微操作缓存被配置为存储从要由所述处理器执行的程序的指令解码的微操作。2.根据权利要求1所述的装置，其中，所述处理器被配置为在由所述处理器执行所述程序期间的任何时间，仅激活来自所述至少两个微操作缓存的集合的微操作缓存，以用于存储或访问微操作。3.根据权利要求1至2中任一项所述的装置，其中所述处理器包括指令解码器的集合，其中在所述程序的指令之一的解码期间，所述指令解码器的集合将微操作存储到所述微操作缓存中的活动微操作缓存。4.根据权利要求1至3中任一项所述的装置，其中所述处理器被配置为在获取所述程序的指令的指令指针(IP)的同时，在所述微操作缓存的活动微操作缓存中执行查找操作。5.根据权利要求1至4中任一项所述的装置，其中所述处理器被配置为基于微操作缓存切换指令，支持将所述微操作缓存中的一个微操作缓存选择作为活动微操作缓存。6.根据权利要求5所述的装置，其中所述微操作缓存切换指令是专门针对将所述微操作缓存中的一个微操作缓存选择作为所述活动微操作缓存而配置的指令。7.根据权利要求5所述的装置，其中所述微操作缓存切换指令是被配置为提供所述程序的程序控制功能并且还被配置为支持将所述微操作缓存中的一个微操作缓存选择作为所述活动微操作缓存的指令。8.根据权利要求5所述的装置，其中所述微操作缓存切换指令由所述处理器的指令集架构(ISA)支持。9.根据权利要求1至8中任一项所述的装置，其中所述处理器被配置为选择所述微操作缓存中的第一微操作缓存作为活动微操作缓存，其中所述微操作缓存切换指令包括所述微操作缓存中的第二微操作缓存的标识符，其中对所述微操作缓存切换指令的解码使所述活动微操作缓存从所述微操作缓存中的所述第一微操作缓存切换到所述微操作缓存中的所述第二微操作缓存。10.根据权利要求1至9中任一项所述的装置，其中所述处理器被配置为解码所述程序的微操作缓存切换指令，以使得选择所述微操作缓存中的第一微操作缓存作为活动微操作缓存，其中从所述程序的一个或多个后续指令解码的微操作被存储在所述微操作缓存中的所述第一微操作缓存中，直到下一微操作缓存切换指令被解码，以将所述活动微操作缓存改变为所述微操作缓存中的第二微操作缓存。11.根据权利要求1至10中任一项所述的装置，其中所述处理器被配置为选择所述微操作缓存中的第一微操作缓存作为活动微操作缓存，其中所述处理器被配置为在解码与所述微操作缓存中的第二微操作缓存相关联的所述程序的下一指令之前，将所述活动微操作缓存切换到所述微操作缓存中的所述第二微操作缓存。12.根据权利要求1至11中任一项所述的装置，其中所述处理器被配置为选择所述微操作缓存中的第一微操作缓存作为活动微操作缓存，其中所述处理器被配置为在执行基于微操作缓存切换指令解码的微操作之前，基于所述微操作缓存切换指令将所述活动微操作缓存切换到所述微操作缓存中的第二微操作缓存。13.根据权利要求12所述的装置，其中所述处理器被配置为基于确定所述微操作缓存
切换指令存在于所述微操作缓存中的所述第一微操作缓存中来执行所述切换。14.根据权利要求12所述的装置，其中所述处理器被配置为基于确定所述微操作缓存切换指令不存在于所述微操作缓存中的所述第一微操作缓存中，在对所述微操作缓存切换指令的解码和存储期间执行所述切换。15.根据权利要求1至14中任一项所述的装置，其中所述处理器包括指令集架构(ISA)，所述指令集架构被配置为支持通过所述程序对所述微操作缓存的集合的可编程性。16.一种方法，包括：由具有至少两个微操作缓存的处理器的解码块解码程序指令，以形成微操作；以...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：诺基亚技术有限公司，
类型：发明
国别省市：