一种低抖动时钟同步芯片制造技术

本实用新型专利技术涉及时钟芯片技术领域，且公开了一种低抖动时钟同步芯片，包括同步芯片外壳和上盖，所述同步芯片外壳顶部的四角均设置有第一螺栓，所述同步芯片外壳顶部开设有多个散热孔，所述同步芯片外壳的底部设置有挡板，所述挡板的底部对称设置有第二螺栓。该低抖动时钟同步芯片，通过使用便于拆卸的上盖，便于对内部芯片的监测和维修，通过在上盖开设多个散热孔，便于内部芯片的散热，通过使用过滤网，避免灰尘进入，将过滤网粘连在上盖的底部，便于对过滤网的清洗和更换，通过使用凸起槽和在凸起槽上开设多个通孔，便于对防潮颗粒的收纳和释放，减少潮气对芯片的侵蚀，通过在凸起槽的底部设置便于拆卸的挡板，便于对防潮颗粒进行更换和放置。更换和放置。更换和放置。

【技术实现步骤摘要】
一种低抖动时钟同步芯片


[0001]本技术涉及时钟芯片
，具体为一种低抖动时钟同步芯片。

技术介绍

[0002]时钟分发广泛用于计算机、通讯、消费电子产品，主要用于系统收发数据的同步和锁存。时钟芯片是内置32.768kHz晶体振荡器，除了具有日历和时钟功能以外，还具有报警，固定周期定时中断，时间更新中断和使能OE的 32.768kHz频率输出等功能，实时时钟功能：该功能被用来设定和读取年，月，日，星期，时，分，秒时间信息，年份为后俩位数字表示，任何可以被4整除的年份被当成闰年处理，定时中断发生功能：固定周期定时中断发生功能可以产生一个固定周期的中断事件，固定周期可在244.14uS到4095分钟之间的任意时间设定，时间更新中断功能：该功能可以根据内部时钟的定时设定，每秒或每分钟产生一个中断事件，报警中断功能：该功能可以根据报警设定来产生一个中断。时钟芯片的时间误差主要来源于时钟芯片中晶振的频率误差，而晶振的频率误差主要是由于温度变化引起的，所以一般在时钟芯片设计时需要考虑进行温度补偿。目前，对此时钟芯片的频率误差进行测试是在零下40度，常温25度，55度，80度四个环节测试，并做出模拟曲线；其补偿方式为：采用的是数字温度补偿的方式，数字补偿是晶体振荡电路输出32.768kHz之后，在分频电路分频的过程中进行的补偿，32.768kHz未进行温度补偿；采用20S补偿一次的工作方式，测试的时间门限值应设置为20S 或20S的整数倍，如果只能设置成10S，请连续俩次测试，取平均值。由于未进行温度补偿测试，因此很有可能导致时钟芯片在某些温度范围的精度不可靠，从而使时钟芯片不能可靠地工作在较宽的温度范围，如果时钟信号到达接收端时抖动较大，可能会对数据的接收和系统的稳定有较严重的影响，因此时钟抖动的测量、分析和处理非常重要。
[0003]目前市场上的一些时钟芯片装置：
[0004](1)低抖动时钟同步芯片在使用过程中，由于低抖动时钟同步芯片不具备散热功能原因，现有的低抖动时钟同步芯片长时间使用会导致芯片的运算速率降低，功耗将增大的问题；
[0005](2)低抖动时钟同步芯片在使用过程中，由于低抖动时钟同步芯片不具备防潮性能，如收到潮气侵蚀，会缩短芯片的使用寿命，对芯片造成腐蚀损坏。
[0006]所以我们提出了一种低抖动时钟同步芯片，以便于解决上述中提出的问题。

技术实现思路

[0007](一)解决的技术问题
[0008]针对上述
技术介绍
中现有技术的不足，本技术的目的在于提供一种低抖动时钟同步芯片，以解决上述
技术介绍
中提出的目前市场上的一些低抖动时钟同步芯片，存在不具备散热功能，不能更好的防潮的问题。
[0009](二)技术方案
[0010]为实现以上目的，本技术通过以下技术方案予以实现：
[0011]一种低抖动时钟同步芯片，包括同步芯片外壳和上盖，所述同步芯片外壳的两端对称设置有多个引脚，所述同步芯片外壳顶部的四角均设置有第一螺栓，所述同步芯片外壳顶部开设有多个散热孔；
[0012]所述同步芯片外壳的底部设置有挡板，所述挡板的底部对称设置有第二螺栓。
[0013]优选的，所述上盖顶部的四角均开设有与第一螺栓相适配的第一螺纹孔，所述同步芯片外壳顶部的四角均开设有与每个第一螺纹孔位置相对应的第四螺纹孔，且每个第四螺纹孔均与每个第一螺栓相适配。
[0014]优选的，每个所述散热孔均沿着上盖的顶部均匀开设，所述上盖的底部设置有过滤网，所述过滤网的顶部粘连在上盖的底部。
[0015]优选的，所述同步芯片外壳的内部设置有凸起槽，所述凸起槽上开设有多个通孔，所述凸起槽的内部放置有防潮颗粒。
[0016]优选的，所述挡板设置在凸起槽的底部，所述挡板的底部开设有与每个第二螺栓相适配的第三螺纹孔。
[0017]优选的，所述同步芯片外壳的底部开设有与挡板相适配的凹槽，所述凹槽的两端开设有与每个第三螺纹孔位置相对应的第二螺纹孔，每个所述第二螺纹孔均与每个第二螺栓相适配。
[0018]优选的，所述同步芯片外壳的内部设置有时钟同步芯片，每个所述引脚的一端均与时钟同步芯片连接，所述时钟同步芯片的一端电连接有时钟降抖动芯片，所述时钟同步芯片的另一端电连接有压控晶体振荡器，所述时钟同步芯片的一侧电连接有发端射频单元，所述时钟同步芯片通过发端射频单元与外界电器单元无线信号传输。
[0019](三)有益效果
[0020]与现有技术相比，本技术的有益效果是：该低抖动时钟同步芯片：
[0021](1)通过使用便于拆卸的上盖，便于对内部芯片的监测和维修，通过在上盖开设多个散热孔，便于内部芯片的散热，通过使用过滤网，避免灰尘进入，将过滤网粘连在上盖的底部，便于对过滤网的清洗和更换。
[0022](2)通过使用凸起槽和在凸起槽上开设多个通孔，便于对防潮颗粒的收纳和释放，减少潮气对芯片的侵蚀，通过在凸起槽的底部设置便于拆卸的挡板，便于对防潮颗粒进行更换和放置。
附图说明
[0023]图1为本技术低抖动时钟同步芯片的主视结构示意图；
[0024]图2为本技术低抖动时钟同步芯片的上盖主视结构示意图；
[0025]图3为本技术低抖动时钟同步芯片的凸起槽外表面主视结构示意图；
[0026]图4为本技术低抖动时钟同步芯片的同步芯片外壳底部主视结构示意图；
[0027]图5为图4本技术低抖动时钟同步芯片的A局部放大结构示意图；
[0028]图6为本技术低抖动时钟同步芯片的挡板主视结构示意图；
[0029]图7为本技术低抖动时钟同步芯片的系统框图。
[0030]图中：同步芯片外壳1，上盖2，引脚3，第一螺栓4，散热孔5，过滤网6，第一螺纹孔7，
凹槽8，第二螺纹孔9，挡板10，第三螺纹孔11，第二螺栓12，凸起槽13，通孔14，时钟同步芯片15，时钟降抖动芯片16，压控晶体振荡器17，发端射频单元18。
具体实施方式
[0031]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0032]请参阅图1
‑
7所示，本技术提供一种低抖动时钟同步芯片；包括同步芯片外壳1和上盖2，同步芯片外壳1的两端对称设置有多个引脚3，同步芯片外壳1顶部的四角均设置有第一螺栓4，同步芯片外壳1顶部开设有多个散热孔5；
[0033]同步芯片外壳1的底部设置有挡板10，挡板10的底部对称设置有第二螺栓12。
[0034]作为本技术的一种优选技术方案：上盖2顶部的四角均开设有与第一螺栓4相适配的第一螺纹孔7，同步芯片外壳1顶部的四角均开设有与每个第一螺纹孔7位置相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低抖动时钟同步芯片，包括同步芯片外壳(1)和上盖(2)，其特征在于，所述同步芯片外壳(1)的两端对称设置有多个引脚(3)，所述同步芯片外壳(1)顶部的四角均设置有第一螺栓(4)，所述同步芯片外壳(1)顶部开设有多个散热孔(5)；所述同步芯片外壳(1)的底部设置有挡板(10)，所述挡板(10)的底部对称设置有第二螺栓(12)。2.根据权利要求1所述的一种低抖动时钟同步芯片，其特征在于，所述上盖(2)顶部的四角均开设有与第一螺栓(4)相适配的第一螺纹孔(7)；所述同步芯片外壳(1)顶部的四角均开设有与每个第一螺纹孔(7)位置相对应的第四螺纹孔；且每个第四螺纹孔均与每个第一螺栓(4)相适配。3.根据权利要求1所述的一种低抖动时钟同步芯片，其特征在于，每个所述散热孔(5)均沿着上盖(2)的顶部均匀开设；所述上盖(2)的底部设置有过滤网(6)；所述过滤网(6)的顶部粘连在上盖(2)的底部。4.根据权利要求1所述的一种低抖动时钟同步芯片，其特征在于，所述同步芯片外壳(1)的内部设置有凸起槽(13)；所述凸起槽(13)上开设有多个通孔(...

【专利技术属性】
技术研发人员：赵保才，
申请(专利权)人：陕西格中格信息科技有限公司，
类型：新型
国别省市：