超导集成电路的布线优化方法和装置、存储介质和终端制造方法及图纸

本发明专利技术公开了一种超导集成电路的布线优化方法和装置、存储介质和终端，其中方法包括：基于待优化电路的版图信息和电路网表获取逻辑门坐标互连线，对所有坐标互连线进行布线运算，将布线成功的运算结果存储到预设数据库中，并将布线失败对应的坐标互连线添加到失败队列中；基于失败队列获取最优布线结果；再分别基于减少路径延时方式和/或增加路径延时方式对最优布线结果中的时钟互连线和信号互连线进行优化，得到待优化电路的优化布线结果。本发明专利技术实现了超导集成电路布局后的自动布线问题，降低设计成本，减少手动布线所带来的设计时间开销。计时间开销。计时间开销。

【技术实现步骤摘要】
超导集成电路的布线优化方法和装置、存储介质和终端


[0001]本专利技术涉及超导集成电路布局
，尤其涉及一种超导集成电路的布线优化方法和装置、存储介质和终端。

技术介绍

[0002]超导集成电路是指基于约瑟夫森结和超导材料的集成电路，包括单磁通量子(Single
‑
Flux
‑
Quantum，SFQ)电路。
[0003]SFQ电路是一种比较特殊的超导集成电路，其主要是由约瑟夫森结组成的，通过磁通量子Ф0的有无来表示数字逻辑“0”和“1”的。跟传统半导体CMOS(Complementary Metal Oxide Semiconductor)电路比起来，磁通量子的微小和量化性质显著减少了串扰和功耗的影响，而磁通量子进出环路时在结中产生的窄电压脉冲也使其获得极高的频率。这种兼具超高工作速度和极低功耗的优点，使得该电路在超宽带宽模数/数模转换器(Analog
‑
to
‑
Digital Converter，ADC)、超导计算机等应用上有显著的前景。
[0004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超导集成电路的布线优化方法，包括：基于待优化电路的版图信息获取所述待优化电路中所有逻辑门的坐标位置，并基于所述待优化电路的电路网表获取所述待优化电路中所有逻辑门之间的互联关系，将所有所述逻辑门的坐标位置与所有所述逻辑门之间的互联关系进行匹配，获取所有所述逻辑门的坐标互连线；基于预设布线运算依次对所有所述坐标互连线进行布线运算得到运算结果，并基于所述运算结果判断对应所述坐标互连线是否布线成功，若成功则将所述运算结果存储到预设数据库中，否则将对应所述坐标互连线添加到失败队列中；判断所述失败队列是否符合预设要求，若符合则基于预设条件从所述预设数据库中查找最优布线结果，否则提高所述失败队列中互连线的运算优先级，重新基于预设布线运算对所述坐标互连线进行布线运算得到运算结果；通过减少路径延时方式和/或增加路径延时方式对所述最优布线结果中的时钟互连线进行优化，以缩小所述时钟互连线在不同时钟级之间的偏差值，得到初步优化结果；对所述初步优化结果中的信号互连线进行静态时序分析，获取时序违例信号队列和正常时序信号队列，通过减少路径延时方式和/或增加路径延时方式对所述时序违例信号队列中的信号互连线进行修复，并通过减少路径延时方式对所述正常时序信号队列中的信号互连线进行优化，得到所述待优化电路的优化布线结果。2.根据权利要求1所述的方法，其特征在于，获取坐标互连线步骤和进行布线运算步骤之间还包括：基于所述坐标互连线的起点坐标、所述坐标互连线的终点坐标以及预设分组容限对所有所述坐标互连线进行分组，得到多个互连线组。3.根据权利要求2所述的方法，其特征在于，获取互连线组步骤和进行布线运算步骤之间还包括：分别对每个所述互连线组进行排序得到对应的布线队列；其中，对单个所述互连线组进行排序得到对应布线队列包括：先对所述互连线组中的时钟互连线进行排序，再对所述互连线组中属于最新所述失败队列中的信号互连线进行排序，最后对所述互连线组中剩余的信号互连线进行排序，得到所述互连线组的布线队列。4.根据权利要求3所述的方法，其特征在于，判断所述失败队列是否符合预设要求，若符合则基于预设条件从所述预设数据库中查找最优布线结果，否则提高所述失败队列中互连线的运算优先级包括：当所述布线队列中的所有互连线均完成布线运算后，将所述布线队列中属于最新所述失败队列中的信号互连线作为该布线队列的失败子队列；依次判断所述失败子队列是否符合预设要求，若符合则从所述预设数据库中查找对应所述布线队列的最优队列布线结果，否则基于该失败子队列重新对对应所述互连线组进行排序；当获取所有所述互连线组对应的最优队列布线结果后，所有所述队列最优布线结果形成最优布线结果。5.根据权利要求1所述的方法，其特征在于，所述预设布线运算为A*算法，且所述A*算
法的代价函数为...

【专利技术属性】
技术研发人员：杨树澄，任洁，高小平，王镇，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：