cache映射架构动态调整方法及cache控制器技术

本发明专利技术涉及芯片技术领域，公开一种cache映射架构动态调整方法及cache控制器。cache映射架构动态调整方法包括：配置cache架构参数，cache架构参数用于动态配置cache控制器，cache控制器包括用于存储内存数据的cache存储模组；发送cache架构参数至cache控制器，以使cache控制器根据cache架构参数，动态调整cache存储模组对内存的映射架构。因此，本实施例能够相对地节约芯片设计面积，并且能够根据不同应用场景动态调整不同映射架构，从而满足不同应用需求。不同应用需求。不同应用需求。

【技术实现步骤摘要】
cache映射架构动态调整方法及cache控制器


[0001]本专利技术涉及芯片
，具体涉及一种cache映射架构动态调整 方法及cache控制器。

技术介绍

[0002]高速缓冲存储器(cache)技术是现代处理器设计中核心技术之一， 有效地解决了处理速度和内存速度之间的匹配问题，其中，Cache映射 架构包括全相联映射架构、直接映射架构及组相联映射架构，通常， cache架构是固定的，亦即，cache控制器的缓存行数(way)、组数(set) 及缓存长度都是固定的。
[0003]由于目前SOC应用场景越来越多，导致不同应用场景中对cache特 性的需求都不一样，而由于cache映射架构是固定的，就会发生在应对 不同应用场景时，cache的效率良莠不齐，甚至会发生cache失效以及 减慢访问速度的问题，而如果根据不同的应用场景设计不同架构的 cache时，又费时费力并且提高成本，容易增加或浪费芯片面积。

技术实现思路

[0004]本专利技术实施例的一个目的旨在提供一种cache映射架构动态调整方 法及cache控制器，用于解决现有技术存在的技术缺陷。
[0005]在第一方面，本专利技术实施例提供一种cache映射架构动态调整方法， 包括：
[0006]配置cache架构参数，所述cache架构参数用于动态配置cache控 制器，所述cache控制器包括用于存储内存数据的cache存储模组；
[0007]发送所述cache架构参数至所述cache控制器，以使所述cache控 制器根据所述cache架构参数，动态调整所述cache存储模组对内存的 映射架构。
[0008]可选地，所述cache存储模组包括由至少一个缓存行组成的至少一 个缓存组，所述cache架构参数包括每个所述缓存组的缓存行数，所述 配置cache架构参数包括：
[0009]根据同时访问所述内存的主设备数量，配置每个所述缓存组的缓存 行数。
[0010]可选地，所述根据同时访问所述内存的主设备数量，配置每个所述 缓存组的缓存行数包括：
[0011]若所述主设备数量大于现有行数时，则增加每个所述缓存组的缓存 行数。
[0012]可选地，所述cache存储模组包括由至少一个缓存行组成的至少一 个缓存组，所述cache架构参数包括每个所述缓存行的缓存长度，所述 配置cache架构参数包括：
[0013]根据主设备访问所述内存的连续性，配置每个所述缓存行的缓存长 度。
[0014]可选地，所述根据主设备访问所述内存的连续性，配置每个所述缓 存行的缓存长度包括：
[0015]若主设备访问所述内存的地址连续次数大于或等于第一预设次数 阈值时，则增加每个所述缓存行的缓存长度；
[0016]若主设备访问所述内存的地址连续次数小于或等于第二预设次数 阈值时，则降
低或保持每个所述缓存行的缓存长度，所述第二预设次数 阈值小于或等于所述第一预设次数阈值。
[0017]可选地，所述cache存储模组包括由至少一个缓存行组成的至少一 个缓存组，所述cache架构参数包括缓存组的组数，所述配置cache架 构参数包括：
[0018]根据所述cache存储模组映射所述内存的存储空间的大小，配置所 述组数。
[0019]可选地，所述根据所述cache存储模组映射所述内存的存储空间的 大小，配置所述组数包括：
[0020]若所述cache存储模组映射所述内存的存储空间大于预设存储阈值 时，则增加组数；
[0021]若所述cache存储模组映射所述内存的存储空间小于预设存储阈值 时，则降低或保持组数。
[0022]可选地，所述配置cache架构参数包括：配置多组cache架构参数；
[0023]相应的，所述方法还包括：
[0024]依序获取在每组所述cache架构参数对应的映射架构下，运行软件 程序的运行效果；
[0025]根据各个所述运行效果，确定最优架构参数；
[0026]发送所述最优架构参数至所述cache控制器，以使所述cache控制 器根据所述最优架构参数，动态调整所述cache存储模组对内存的映射 架构。
[0027]可选地，所述运行效果包括运行所述软件程序的运行时间，所述根 据各个所述运行效果，确定最优架构参数包括：
[0028]在各个所述运行时间中搜索最小运行时间；
[0029]确定所述最小运行时间对应的cache架构参数为最优架构参数。
[0030]在第二方面，本专利技术实施例提供一种存储介质，存储有计算机可执 行指令，所述计算机可执行指令用于使处理器执行如权利要求1至9任 一项所述的cache映射架构动态调整方法。
[0031]在第三方面，本专利技术实施例提供一种芯片，包括：
[0032]与所述至少一个处理器通信连接的存储器；其中，
[0033]所述存储器存储有可被所述至少一个处理器执行的指令，所述指令 被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的 cache映射架构动态调整方法。
[0034]在第四方面，本专利技术实施例提供一种电子设备，包括：
[0035]至少一个处理器；以及，
[0036]与所述至少一个处理器通信连接的存储器；其中，
[0037]所述存储器存储有可被所述至少一个处理器执行的指令，所述指令 被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的cache映射架构动态调整方法。
[0038]在第五方面，本专利技术实施例提供一种cache控制器，包括：
[0039]cache存储模组，包括若干缓存行，每个所述缓存行用于存储内存 数据、标签数据及有效位数据；
[0040]编程寄存器组，用于存储cache架构参数，所述cache架构参数可 动态配置在所述
和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进 行区分。
[0059]请参阅图1，cache系统100包括主设备11、cache控制器12及内 存13，cache控制器12分别与主设备11和内存13电连接。
[0060]主设备11执行软件程序，需要从内存13中抓取内存数据。当主设 备11访问内存13时，会转移到对cache控制器12的访问，若cache控 制器12中有相应缓存行的存储地址和主设备11对内存13的访问地址 一致，则cache控制器12命中，主设备11可以直接从所述缓存行中取 走内存数据，若不一致，则cache控制器12不命中，于是，cache控制 器12向内存13发出访问请求，从内存13中加载与缓存行长度一样大 小的内存数据到cache控制器12中，以便主设备11从cache控制器12 中取内存数据。
[0061]在一些实施例中，主设备11可以为任意合适类型设备，诸如耳机 或摄像模组等电子设备。可以理解的是，请参阅图2，主设备11的数量 可以为多个，多个主设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种cache映射架构动态调整方法，其特征在于，包括：配置cache架构参数，所述cache架构参数用于动态配置cache控制器，所述cache控制器包括用于存储内存数据的cache存储模组；发送所述cache架构参数至所述cache控制器，以使所述cache控制器根据所述cache架构参数，动态调整所述cache存储模组对内存的映射架构。2.根据权利要求1所述的方法，其特征在于，所述cache存储模组包括由至少一个缓存行组成的至少一个缓存组，所述cache架构参数包括每个所述缓存组的缓存行数，所述配置cache架构参数包括：根据同时访问所述内存的主设备数量，配置每个所述缓存组的缓存行数。3.根据权利要求2所述的方法，其特征在于，所述根据同时访问所述内存的主设备数量，配置每个所述缓存组的缓存行数包括：若所述主设备数量大于现有行数时，则增加每个所述缓存组的缓存行数。4.根据权利要求1所述的方法，其特征在于，所述cache存储模组包括由至少一个缓存行组成的至少一个缓存组，所述cache架构参数包括每个所述缓存行的缓存长度，所述配置cache架构参数包括：根据主设备访问所述内存的连续性，配置每个所述缓存行的缓存长度。5.根据权利要求4所述的方法，其特征在于，所述根据主设备访问所述内存的连续性，配置每个所述缓存行的缓存长度包括：若主设备访问所述内存的地址连续次数大于或等于第一预设次数阈值时，则增加每个所述缓存行的缓存长度；若主设备访问所述内存的地址连续次数小于或等于第二预设次数阈值时，则降低或保持每个所述缓存行的缓存长度，所述第二预设次数阈值小于或等于所述第一预设次数阈值。6.根据权利要求1所述的方法，其特征在于，所述cache存储模组包括由至少一个缓存行组成的至少一个缓存组，所述cache架构参数包括缓存组的组数，所述配置cache架构参数包括：根据所述cache存储模组映射所述内存的存储空间的大小，配置所述组数。7.根据权利要求6所述的方法，其特征在于，所述根据所述cache存储模组映射所述内存的存储空间的大小，配置所述组数包括：若所述cache存储模组映射所述内存的存储空间大于预设存储阈值时，则增加组数；若所述cache存储模组映射所述内存的存储空间小于预设存储阈值时，则降低或保持组数。8.根据权利要求1至7任一项所述的方法，其特...

【专利技术属性】
技术研发人员：卢知伯，黎健，何凯帆，梁明亮，
申请(专利权)人：深圳市中科蓝讯科技股份有限公司，
类型：发明
国别省市：