音频传输电路制造技术

本实用新型专利技术公开了一种音频传输电路，包括I2S接口模块、I2S时钟生成模块、数据缓存模块、寄存器模块和APB接口模块；其中，I2S接口模块用于接收和发送符合I2S协议的音频数据，并能够将音频数据进行串并转换；I2S时钟生成模块用于在主模式下生成时钟信号及左右声道数据选择信号；数据缓存模块用于缓存音频数据；寄存器模块包括若干个控制寄存器，用于控制整个音频传输电路的工作状态；APB接口模块用于实现APB接口协议，进而实现与CPU内部总线的数据交互。根据本实用新型专利技术的音频传输电路，可以很方便地实现ABP协议与I2S协议的相互转换，使得整个音频传输电路可以应用到任何具有APB总线的设备上，可移植性较强。可移植性较强。可移植性较强。

【技术实现步骤摘要】
音频传输电路


[0001]本技术涉及音频电路
，尤其是涉及一种音频传输电路。

技术介绍

[0002]就目前而言，语音识别及语音交流已经逐渐作为人工智能领域一个重要的应用场景，因此音频数据的交互对于人工智能芯片也越发的重要。目前大多数的音频编解码器在数字音频接口上采用的是I2S总线标准，I2S(Inter
‑
IC sound)是飞利浦公司针对数字音频设备之间的音频数据传输而制定的一种总线标准。
[0003]目前市面上的音频传输电路的可移植性和通用性较差，不容易实现音频数据在I2S协议与ABP(Advanced Peripheral Bus)协议之间的相互转换，并且一般只能单独应用在音频输入设备或者音频输出设备上。

技术实现思路

[0004]本技术旨在至少解决现有技术中存在的技术问题之一。为此，本技术提出了一种音频传输电路，易于实现音频数据在I2S协议与ABP协议之间的相互转换，可移植性较强，可以应用于任何具有APB总线的设备上，并且可以同时应用于音频输入设备和音频输出设备上。
[0005]根据本技术实施例的音频传输电路，包括：I2S接口模块，用于接收和发送符合I2S协议的音频数据，并能够将所述音频数据进行串并转换；数据缓存模块，与所述I2S接口模块电性连接，所述数据缓存模块用于缓存所述音频数据；寄存器模块，与所述数据缓存模块电性连接；I2S时钟生成模块，分别与所述I2S接口模块和所述寄存器模块电性连接，当所述音频传输电路应用在音频输出设备或音频输入设备时，所述I2S时钟生成模块根据所述寄存器模块的信号被配置为主模式或从模式，所述I2S时钟生成模块在主模式下能够生成时钟信号及左右声道数据选择信号；APB接口模块，与所述寄存器模块电性连接，所述APB接口模块用于实现APB接口协议，进而实现与CPU内部总线的数据交互；其中，所述寄存器模块包括若干个控制寄存器，用于控制所述数据缓存模块、所述I2S时钟生成模块和所述APB接口模块的工作状态。
[0006]根据本技术实施例的音频传输电路，至少具有如下有益效果：当应用在音频输出设备时，寄存器模块发出信号将I2S时钟生成模块配置为主模式，此时I2S时钟生成模块能够产生sclk信号和左右声道数据选择信号，使得芯片的CPU所发出的音频数据依次通过APB接口模块、寄存器模块、数据缓存模块后，从I2S接口模块发送出去；通过设置ABP接口模块和I2S接口模块，实现了ABP协议与I2S协议的相互转换；当应用在音频输入设备时，寄存器模块发出信号将I2S时钟生成模块配置为从模式，此时I2S时钟生成模块便不再生成sclk信号和左右声道数据选择信号，这两个信号都将由I2S总线上的主设备发出，电路接收到的音频数据依次经过I2S接口模块、数据缓存模块、寄存器模块和APB接口模块后，送入芯片的CPU中；通过这样的设置，可以很方便地实现ABP协议与I2S协议的相互转换，使得整个
音频传输电路可以应用到任何具有APB总线的设备上，可移植性较强；并且整个电路能够进行主模式与从模式的相互切换，既可以应用于音频输入设备，也可以应用于音频输出设备上，通用性较强。
[0007]根据本技术的一些实施例，所述I2S接口模块包括：I2S接收单元，具有若干路串行的第一数据线，所述I2S接收单元与所述数据缓存模块电性连接，所述I2S接收单元用于将接收的音频数据由串行传输转换为并行传输，并传输给所述数据缓存模块；I2S发送单元，具有若干路串行的第二数据线，所述I2S发送单元分别与所述数据缓存模块和所述I2S时钟生成模块电性连接，所述I2S发送单元用于将来自所述数据缓存模块的音频数据由并行传输转换为串行传输，并根据所述I2S时钟生成模块生成的信号将所述音频数据发送出去。
[0008]根据本技术的一些实施例，所述I2S接收单元具有四路串行的第一数据线，所述I2S发送单元具有四路串行的第二数据线。
[0009]根据本技术的一些实施例，所述数据缓存模块包括：读取FIFO，分别与所述I2S接收单元和所述寄存器模块电性连接，所述读取FIFO用于缓存所述I2S接收单元所接收到的音频数据；发送FIFO，分别与所述I2S发送单元和所述寄存器模块电性连接，所述发送FIFO用于缓存由所述CPU发出的音频数据。
[0010]根据本技术的一些实施例，所述读取FIFO和所述发送FIFO均为异步FIFO。
[0011]本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
[0012]本技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0013]图1为本技术实施例的音频传输电路的结构示意图；
[0014]附图标记：
[0015]I2S接口模块100、I2S接收单元110、I2S发送单元120、I2S时钟生成模块200、数据缓存模块300、读取FIFO310、发送FIFO320、寄存器模块400、APB接口模块500。
具体实施方式
[0016]本部分将详细描述本技术的具体实施例，本技术之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本技术的每个技术特征和整体技术方案，但其不能理解为对本技术保护范围的限制。
[0017]在本技术的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
[0018]本技术的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属
技术人员可以结合技术方案的具体内容合理确定上述词语在本技术
中的具体含义。
[0019]如图1所示，根据本技术实施例的音频传输电路，包括I2S接口模块100、I2S时钟生成模块200、数据缓存模块300、寄存器模块400和APB接口模块500；其中，I2S接口模块100用于接收和发送符合I2S协议的音频数据，并能够将音频数据进行串并转换；I2S时钟生成模块200与I2S接口模块100电性连接，音频传输电路应用在音频输出设备或音频输入设备时，寄存器模块400发出信号将I2S时钟生成模块200配置为主模式或从模式，I2S时钟生成模块200在主模式下能够生成时钟信号及左右声道数据选择信号；数据缓存模块300与I2S接口模块100电性连接，数据缓存模块300用于缓存音频数据；寄存器模块400分别与I2S时钟生成模块200和数据缓存模块300电性连接，寄存器模块400包括若干个控制寄存器，用于控制整个音频传输电路的工作状态；APB接口模块500与寄存器模块400电性连接，AP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种音频传输电路，其特征在于，包括：I2S接口模块，用于接收和发送符合I2S协议的音频数据，并能够将所述音频数据进行串并转换；数据缓存模块，与所述I2S接口模块电性连接，所述数据缓存模块用于缓存所述音频数据；寄存器模块，与所述数据缓存模块电性连接；I2S时钟生成模块，分别与所述I2S接口模块和所述寄存器模块电性连接，当所述音频传输电路应用在音频输出设备或音频输入设备时，所述I2S时钟生成模块根据所述寄存器模块的信号被配置为主模式或从模式，所述I2S时钟生成模块在主模式下能够生成时钟信号及左右声道数据选择信号；APB接口模块，与所述寄存器模块电性连接，所述APB接口模块用于实现APB接口协议，进而实现与CPU内部总线的数据交互；其中，所述寄存器模块包括若干个控制寄存器，用于控制所述数据缓存模块、所述I2S时钟生成模块和所述APB接口模块的工作状态。2.根据权利要求1所述的音频传输电路，其特征在于，所述I2S接口模块包括：I2S接收单元，具有若干路串行的第一数据线，所述I2S接收单元与所述数据缓存模块电性连接...

【专利技术属性】
技术研发人员：何健东，颜军，唐芳福，韩俊，
申请(专利权)人：珠海欧比特宇航科技股份有限公司，
类型：新型
国别省市：