一种电流脉冲计数器制造技术

本实用新型专利技术公开了一种电流脉冲计数器，属于脉冲计数器电路领域，包括电流电压转换电路、电平恢复电路和加法计数器电路，电流电压转换电路包括NPN晶体管，电流电压转换电路通过NPN晶体管将电流脉冲信号转换成电压脉冲信号；电平恢复电路用于将电流电压转换电路输出的电压脉冲转换成电平信号；加法计数器电路用于对电平恢复电路输出的电平信号的上升沿计数。能够计算在单位时间电流脉冲的个数。将电流脉冲转换成电压脉冲通过双极性NPN晶体管实现，无需使用转换芯片，节省成本且功耗更低。节省成本且功耗更低。节省成本且功耗更低。

【技术实现步骤摘要】
一种电流脉冲计数器


[0001]本技术涉及脉冲计数器电路领域，尤其涉及一种电流脉冲计数器。

技术介绍

[0002]计数器是数字电路中常用的功能模块，按触发器是否同步翻转可分为同步计数器和异步计数器，按数字的增减可分为加法计数器电路、减法计数器和可逆计数器，按编码分还可以分为二进制计数器、十进制计数器和格雷码计数器等。现有的计数器大多数是用于对电压脉冲计数，若需对电流脉冲计数，通常在电路中加入电流电压转换芯片，将电流脉冲通过转换芯片转换成电压脉冲，再对电压脉冲进行计数，但使用芯片将电流脉冲转换成电压脉冲显得大材小用，增加成本。

技术实现思路

[0003]本技术的目的在于提出一种电流脉冲计数器。
[0004]为达此目的，本技术采用以下技术方案：
[0005]一种电流脉冲计数器，包括电流电压转换电路、电平恢复电路和加法计数器电路，所述电流电压转换电路的输出端与所述电平恢复电路的输入端相连，所述电平恢复电路的输出端与加法计数器电路相连；
[0006]所述电流电压转换电路包括NPN晶体管Q1，电流电压转换电路通过NPN晶体管Q1将电流脉冲信号转换成电压脉冲信号；
[0007]所述电平恢复电路用于将电流电压转换电路输出的电压脉冲转换成电平信号；
[0008]所述加法计数器电路用于对所述电平恢复电路输出的电平信号的上升沿计数。
[0009]优选的，所述电流电压转换电路还包括电阻R1、R2、电源VDD和接地端，NPN晶体管Q1的基极与电流脉冲输入端相连，电源VDD与电阻R1的一端相连，电阻R1的另一端与NPN晶体管Q1的集电极相连，NPN晶体管Q1的发射极与电阻R2的一端相连，电阻R2的另一端与接地端相连。
[0010]优选的，所述电平恢复电路包括PMOS场效应管M1、M2及反相器U1，PMOS场效应管M1的源极与电源VDD相连，PMOS场效应管M1的漏极分别与NPN晶体管Q1的集电极、反相器U1的输入端及PMOS场效应管M2的源极相连，PMOS场效应管M1的栅极与反相器U1的输出端相连，PMOS场效应管M2的栅极及源极均与反相器U1的输入端相连，PMOS场效应管M2的漏极与接地端相连，反相器U1的输出端与加法计数器电路的输入端相连。
[0011]优选的，所述电平恢复电路还包括缓冲器U2，缓冲器U2的输入端与反相器U1的输出端相连，缓冲器U2的输出端与加法计数器电路的输入端相连。
[0012]优选的，所述加法计数器电路为异步加法计数器电路。
[0013]优选的，所述加法计数器电路包括D触发器G1、G2、G3、G4、G5、G6、G7、G8，D触发器G1的CK端与电平恢复电路的输出端连接，D触发器G1的D端与D触发器G1的Q
’
端相连，D触发器G2的D端与D触发器G2的Q
’
端相连，D触发器G3的D端与D触发器G3的Q
’
端相连，D触发器G4的D
端与D触发器G4的Q
’
端相连，D触发器G5的D端与D触发器G5的Q
’
端相连，D触发器G6的D端与D触发器G6的Q
’
端相连，D触发器G7的D端与D触发器G7的Q
’
端相连，D触发器G8的D端与D触发器G8的Q
’
端相连；D触发器G1的Q
’
端与D触发器G2的CK端相连，D触发器G2的Q
’
端与D触发器G3的CK端相连，D触发器G3的Q
’
端与D触发器G4的CK端相连，D触发器G4的Q
’
端与D触发器G5的CK端相连，D触发器G5的Q
’
端与D触发器G6的CK端相连，D触发器G6的Q
’
端与D触发器G7的CK端相连，D触发器G7的Q
’
端与D触发器G8的CK端相连。
[0014]本技术的有益效果为：通过本技术的电流脉冲计数器，先将需要计数的电流脉冲通过电流电压转换电路转换成稳定的同频率电压脉冲，然后通过电平恢复电路转换成高电平信号或低电平信号，最后通过加法计数器电路对上升沿进行计数，从而能够计算在单位时间电流脉冲的个数。将电流脉冲转换成电压脉冲通过双极性NPN晶体管实现，无需使用转换芯片，节省成本且功耗更低。
附图说明
[0015]附图对本技术做进一步说明，但附图中的内容不构成对本技术的任何限制。
[0016]图1是本技术其中一个实施例的系统结构示意图；
[0017]图2是本技术其中一个实施例的电路原理图。
具体实施方式
[0018]下面结合附图并通过具体实施方式来进一步说明本技术的技术方案。
[0019]本实施例的一种电流脉冲计数器，参考附图1，包括电流电压转换电路101、电平恢复电路102和加法计数器电路103，电流电压转换电路101的输出端与电平恢复电路102的输入端相连，电平恢复电路102输出端加法计数器电路103相连；电流脉冲信号从电流电压转换电路101的输入端输入，经电流电压转换电路101及电平恢复电路102的转换后，在加法计数器电路103中计算脉冲数量。
[0020]电流电压转换电路通过NPN晶体管Q1将电流脉冲信号转换成电压脉冲信号；
[0021]电平恢复电路用于将电流电压转换电路输出的电压脉冲转换成电平信号；
[0022]加法计数器电路用于对电平恢复电路输出的电平信号的上升沿计数。
[0023]参考附图2，电流电压转换电路101包括双极性NPN晶体管Q1、电阻R1、R2、电源VDD和接地端，NPN晶体管Q1的基极与电流脉冲输入端相连，电源VDD与电阻R1的一端相连，电阻R1的另一端与NPN晶体管Q1的集电极相连，NPN晶体管Q1的发射极与电阻R2的一端相连，电阻R2的另一端与接地端相连。
[0024]由此，在电流电压转换电路101中，NPN晶体管Q1采用共发射极接法，此时电阻R2作为负反馈电阻提高了电路的稳定性，而电阻R1作为负载电阻用于改变输出脉冲电压V1。
[0025]电平恢复电路102包括PMOS场效应管M1、M2、反相器U1、缓冲器U2，PMOS场效应管M1的源极与电源VDD相连，PMOS场效应管M1的漏极分别与NPN晶体管Q1的集电极、反相器U1的输入端及PMOS场效应管M2的源极相连，PMOS场效应管M1的栅极与反相器U1的输出端相连，PMOS场效应管M2的栅极及源极均与反相器U1的输入端相连，PMOS场效应管M2的漏极与接地端相连，缓冲器U2的输入端与反相器U1的输出端相连，缓冲器U2的输出端与加法计数器电
路的输入端相连。
[0026]电平恢复电路102是通过正反馈实现电流电压转换电路101的人脉冲电压V1输出转换成高电平信号“1”或低电平信号“0”，同时可以补偿由于双极性NPN晶体管Q1所造成的相位偏移。当脉冲电压V1下降至逻辑低电平范围内，PMOS场本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流脉冲计数器，其特征在于，包括电流电压转换电路、电平恢复电路和加法计数器电路，所述电流电压转换电路的输出端与所述电平恢复电路的输入端相连，所述电平恢复电路的输出端与加法计数器电路相连；所述电流电压转换电路包括NPN晶体管Q1，电流电压转换电路通过NPN晶体管Q1将电流脉冲信号转换成电压脉冲信号；所述电平恢复电路用于将电流电压转换电路输出的电压脉冲转换成电平信号；所述加法计数器电路用于对所述电平恢复电路输出的电平信号的上升沿计数。2.根据权利要求1所述的一种电流脉冲计数器，其特征在于，所述电流电压转换电路还包括电阻R1、R2、电源VDD和接地端，NPN晶体管Q1的基极与电流脉冲输入端相连，电源VDD与电阻R1的一端相连，电阻R1的另一端与NPN晶体管Q1的集电极相连，NPN晶体管Q1的发射极与电阻R2的一端相连，电阻R2的另一端与接地端相连。3.根据权利要求2所述的一种电流脉冲计数器，其特征在于，所述电平恢复电路包括PMOS场效应管M1、M2及反相器U1，PMOS场效应管M1的源极与电源VDD相连，PMOS场效应管M1的漏极分别与NPN晶体管Q1的集电极、反相器U1的输入端及PMOS场效应管M2的源极相连，PMOS场效应管M1的栅极与反相器U1的输出端相连，PMOS场效应管M2的栅极及源极均与反相器U1的输入端相连，PMOS场效应管M2的漏极与接地端相连，反相器U1的输出端与加法计数器电路的输入端相连。4.根据权利要求3所述的一种电流脉冲计数器，其特征在于，所述电平恢复电路还包括缓冲器U2，缓冲器U2的输入端与反相器U1的输出端相连，缓冲器U2的输出端与加法计数器电路的输入端相连。...

【专利技术属性】
技术研发人员：胡建国，曾宪光，王德明，吴劲，丁颜玉，段志奎，
申请(专利权)人：广东曜芯科技有限公司，
类型：新型
国别省市：