RISC-VCPU与AI核异构通信系统及设计方法技术方案

本发明专利技术公开了RISC

【技术实现步骤摘要】
RISC
‑
VCPU与AI核异构通信系统及设计方法


[0001]本专利技术涉及异构通信设计
，具体涉及一种RISC
‑
V CPU与AI 核异构通信系统及设计方法。

技术介绍

[0002]目前多核异构架构已成为人工智能芯片的典型技术路线，由于这一类应用通常包含有计算负担较重的数据流处理任务，在通信SoC中表现为数字基带的通道滤波、信道估计、调制解调等，在机器视觉处理器中表现为对于图像的滤波平滑、变换、特征提取等，因此设计中会集成专用的人工智能加速核，完成各类的人工智能算法。
[0003]ARM、MIPS等指令集属于商业核，指令并没有完全开放，RISC
‑
V属于开源指令集，有着完善的指令扩展方法。两者在CPU核与AI核之间的异构通信设计方法存在不同，ARM、MIPS核由于没有开源，针对指令的扩展存在技术支持不够、授权不允许等问题，系统架构的可扩展性不够，RISC
‑
V 更友好的设计理念适用于系统架构的扩展，有助于提升系统的效率，通常人工智能芯片中，含有RISC...

【技术保护点】

【技术特征摘要】
1.RISC
‑
VCPU与AI核异构通信系统，其特征在于，包括RISC
‑
V CPU、AI核、AI扩展模块、MEM模块、第一总线以及第二总线；所述RISC
‑
V CPU、AI核以及MEM模块均与第一总线通信连接，所述AI扩展模块内置于RISC
‑
V CPU中，且AI扩展模块通过第二总线与AI核通信连接。2.根据权利要求1所述的RISC
‑
VCPU与AI核异构通信系统，其特征在于，所述AI核中内置有乘运算单元、加运算单元、除运算单元以及FFT运算单元。3.根据权利要求1所述的RISC
‑
VCPU与AI核异构通信系统，其特征在于，所述MEM模块为DDR模块、SDRAM模块或者FLASH模块。4.根据权利要求1所述的RISC
‑
VCPU与AI核异构通信系统，其特征在于，所述第一总线为AMBA总线。5.根据权利要求1所述的RISC
‑
VCPU与AI核异构通信系统...

【专利技术属性】
技术研发人员：焦飞，张树华，彭国政，杨玎，黄桂林，黄兴无，章力，胡戈飚，习雨同，
申请(专利权)人：国家电网有限公司国网江西省电力有限公司建设分公司，
类型：发明
国别省市：