一种时域量化的高速流水线ADC电路制造技术

本发明专利技术公开了一种时域量化的高速流水线ADC电路，所述电路主要包括2级子ADC，第一级为4比特量化，第二级为5比特量化，两级之间包含1比特冗余，每一级均通过电压时间转换电路VTC将输入电压转化为时间以脉宽的形式输出给时间数字转换器TDC进行时域上的量化，两级之间采用高速动态残差放大器RA快速对第一级子ADC输出残差电压放大2倍。相对于传统电压域量化的高速ADC，本发明专利技术避免了使用传统的运算放大器，降低了电路的功耗。时域量化具有4ps的时间分辨率，可实现高速量化，并支持工艺演进。本发明专利技术高速ADC采样频率为800MS/s，在奈奎斯特输入下，有效位数ENOB为7.64Bit，无杂散动态范围SFDR为58.3dB，功耗仅为8.05mW。功耗仅为8.05mW。功耗仅为8.05mW。

【技术实现步骤摘要】
一种时域量化的高速流水线ADC电路


[0001]本专利技术属于集成电路设计的
，涉及一种基于40nm CMOS工艺，用于无线通信系统中的时域量化的高速流水线ADC电路。

技术介绍

[0002]模数转换器作为模拟信号与数字信号的接口电路，广泛应用于高速无线接收机，移动电话，数据采集系统等。大部分这些应用都需要高速低功耗的模数转换器，虽然传统的flash和Pipeline ADC可以实现高速应用但其功耗过大，部分应用场景难以接受。
[0003]随着集成电路CMOS工艺的不断发展，晶体管的本征增益在不断的降低，增加了传统Pipeline ADC中运算放大器的设计难度。这需要ADC的结构多采用数字电路，以发挥先进CMOS工艺的特点，实现高速低功耗的设计。

技术实现思路

[0004]本专利技术的目的是提出一种时域量化的高速流水线ADC电路。
[0005]实现本专利技术目的的具体技术方案是：
[0006]一种时域量化的高速流水线ADC电路，特征点是所述电路包括栅压自举开关电路Bootstrap、时钟产生电路CL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时域量化的高速流水线ADC电路，其特征在于，所述电路包括栅压自举开关电路Bootstrap、时钟产生电路CLK_GEN、第一电压时间转换电路VTC1、第一时间数字转换器TDC1、第一时间比较器TCMP1、电容型数模转换电路CDAC、第一解码电路Decoder1、级间残差电压放大器RA、第二电压时间转换电路VTC2、第二时间数字转换器TDC2、第二时间比较器TCMP2、第二解码电路Decoder2及数据对齐电路Encoder，具体形式为：时钟产生电路CLK_GEN的输入端分别连接输入时钟Φ
CLK
和残差放大器工作标志信号Φ
SIGN
，时钟产生电路CLK_GEN输出分别为复位时钟信号Φ
RST
、残差电压放大时钟信号Φ
AMP
、第一级电路工作时钟Φ1、第二级电路工作时钟Φ2及采样时钟Φ
S
；栅压自举开关电路Bootstrap的输入端分别连接输入信号Signal_VIP和Signal_VIN；栅压自举开关电路Bootstrap的时钟端口连接采样时钟Φ
S
，栅压自举开关电路Bootstrap的输出端为第一采样信号VCMN和第二采样信号VCMP；第一电压时间转换电路VTC1的输入端分别连接第一采样信号VCMN和第二采样信号VCMP，第一电压时间转换电路VTC1的输出分别为VOP
VTC1
和VON
VTC1
，第一级电路工作时钟Φ1连接第一电压时间转换电路VTC1的时钟控制端口；第一时间比较器TCMP1的输入端分别连接第一电压时间转换电路VTC1的输出VOP
VTC1
和VON
VTC1
，第一时间比较器TCMP1的输出为D1<8>；第一时间数字转换器TDC1的输入端分别连接第一电压时间转换电路VTC1的输出VOP
VTC1
和VON
VTC1
，第一级电路工作时钟Φ1连接第一时间数字转换器TDC1的时钟控制端，第一时间比较器TCMP1的输出D1<8>连接第一时间数字转换器TDC1的极性控制端，第一时间数字转换器TDC1输出为总线D1<7:1>；电容型数模转换电路CDAC的逻辑控制端分别连接到第一时间比较器TCMP1的输出D1<8>和第一时间数字转换器TDC1的输出即总线D1<7:1>，电容型数模转换电路CDAC的输出端分别连接到第一采样信号VCMN和第二采样信号VCMP，第一级电路工作时钟Φ1连接到电容型数模转换电路CDAC的时钟控制端口；第...

【专利技术属性】
技术研发人员：石春琦，朱晓剑，张润曦，申家齐，
申请(专利权)人：华东师范大学，
类型：发明
国别省市：