一种基于Verilog减法运算的CPLD平台除法实现方法技术

本发明专利技术公开了一种基于Verilog减法运算的CPLD平台除法实现方法，包括如下步骤：CPLD寄存器接收并转换无刷电机转速信息数据，二进制保存以得到二进制的转速信息结果；将转速信息结果进行二分法的减法算法，并将二分法减法算法转换为二进制除法运算；利用移位方式在CPLD逻辑芯片中，实现PI控制算法中的乘除积分运算，实现CPLD平台的除法算法形成除法器。本发明专利技术在CPLD平台上，通过二分法的减法转换方式实现除法运算，进而实现在CPLD平台的无刷直流电机的PI控制，其CPLD为逻辑芯片能进行PI的乘、除、积分的逻辑运算，实现CPLD平台的除法计算，可实现高速计算从而满足在CPLD平台上的PI控制。制。制。

【技术实现步骤摘要】
一种基于Verilog减法运算的CPLD平台除法实现方法


[0001]本专利技术涉及无刷直流电机控制领域，尤其涉及一种在CPLD平台上，通过二分法的减法转换方式实现除法运算，进而实现在CPLD平台的无刷直流电机的PI控制，具体为一种基于Verilog减法运算的CPLD平台除法实现方法。

技术介绍

[0002]CPLD复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围；是一种用户根据各自需要而自行构造逻辑功能的数字集成电路，经常运用到无刷电机当中。
[0003]在无刷电机当中，CPLD为逻辑芯片只能进行简单的逻辑运算，无法直接进行PI的乘、除、积分运算。

技术实现思路

[0004]本专利技术的目的在于提供一种基于Verilog减法运算的CPLD平台除法实现方法，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种基于Verilog减法运算的CPLD平台除法实现方法，所述CPLD平台除法实现方法包括如下步骤：CPLD寄存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于Verilog减法运算的CPLD平台除法实现方法，其特征在于，所述CPLD平台除法实现方法包括如下步骤：CPLD寄存器接收并转换无刷电机转速信息数据，并将转速信息数据进而二进制保存以得到二进制的转速信息结果；将转速信息结果进行二分法的减法算法，并将二分法减法算法转换为二进制除法运算；利用移位方式在CPLD逻辑芯片中，实现PI控制算法中的乘除积分运算，实现CPLD平台的除法算法形成除法器，以满足在CPLD平台上的PI控制器转换更新无刷电机的转速信息。2.根据权利要求1所述的一种基于Verilog减法运算的CPLD平台除法实现方法，其特征在于，所述PI控制器的实现方式如下：其中，n位实际转速，e为转速差，比例参数Kp与积分参数Ki皆为二的整数幂，nref为反馈转速。3.根据权利要求1或2所述的一种基于Verilog减法运算的CPLD平台除法实现方法，其特征在于：所述PI控制器中的比例参数Kp与积分参数Ki，在实际使用中是分数，需要进行除法计算。4.根据权利要求1所述的一种基于Verilog减法运算的CPLD平台除法实现方法，其特征在于：所述除法器在使能时，开始计算：首先找到商的最高位，假设商有n位，除数左移n位，n要足够大，除数左移n位后要比被除数大，商的最高位为零，除数继续左移一位，即将n位减去一，当除数比被除数小时，商的最高位为一，否则为零，当除数比被除数小时，被除数减去除数继续做被除数，循环上述做法直到n为一，即将除数乘以2^N作为除数来进行上面的减法操作。5.根据...

【专利技术属性】
技术研发人员：刘运录，罗阳，杜俊，
申请(专利权)人：贵阳航空电机有限公司，
类型：发明
国别省市：