叠层陶瓷电子器件、集合电子器件和叠层陶瓷电子器件的制造方法技术

对于具备ＬＧＡ（ｌａｎｄ.ｇｒｉｄ.ａｒｒａｙ）型的外部端子电极的叠层陶瓷电子器件，可装配其平面尺寸可不变大、且搭载器件用的安装面积不变窄、覆盖搭载器件用的覆盖层。在电子器件主体４８的侧面４９内设置切口５０，在该切口５０内表面的一部分中形成分割接合用通孔导体而得到的接合用电极４６。在覆盖层中设置脚部，在覆盖层的脚部位于切口５０内的状态下，通过脚部接合在接合用电极４６上，将覆盖层固定在电子器件主体４８中。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种叠层陶瓷电子器件及其制造方法，以及在获得叠层陶瓷电子器件工序过程中获得的集合电子器件，尤其是涉及具备覆盖层(cover)的叠层陶瓷电子器件中将覆盖层装配在电子器件主体上的结构改良。现有技术作为本专利技术感兴趣的叠层陶瓷电子器件的形态如附图说明图14或图15所示。图14所示叠层陶瓷电子器件1具备电子器件主体2，在电子器件主体2的侧面形成外部端子电极3。电子器件主体2具有叠层多个陶瓷层的结构，另外，在其内部形成作为内部电路用导体的导体膜或通孔导体，对其省略图示。叠层陶瓷电子器件1被安装在布线衬底4上时，外部端子电极3通过焊锡6与形成于布线衬底4上的连接焊盘5相连接。此时，由于在电子器件主体2的侧面上形成外部端子电极3，所以焊锡6形成焊锡角焊缝(fillet)。图15所示的叠层陶瓷电子器件11具备电子器件主体12，在朝向该电子器件主体12下方的主面13上形成外部端子电极14。电子器件主体12具备叠层多个陶瓷层15的结构，另外，在其内部形成作为内部电路用导体的内部电路用导体膜16和内部电路用通孔导体17。因为外部端子电极14被称为LGA(land·grid·array)型，所以当将该叠层陶瓷电子器件11安装在布线衬底4上时，将外部端子电极14配置成与布线衬底4上的连接焊盘5相对，外部端子电极14和连接焊盘5通过焊锡18连接。在焊锡18的焊接中，在连接焊盘5上印刷膏状焊锡，接着，在布线衬底4上配置叠层陶瓷电子器件11，使膏状焊锡回流。根据图15所示的具备LGA类型的外部端子电极14的叠层陶瓷电子器件11，与图14所示的电子器件主体2的侧面上形成外部端子电极3的叠层陶瓷电子器件1的情况不同，由于焊锡18不形成焊锡角焊缝，所以叠层陶瓷电子器件11本身具有的平面尺寸为安装所需的平面尺寸。因此，可减小安装所需的平面尺寸，可进行更高密度的安装。在这种叠层陶瓷电子器件1或11中，对于不可内置于电子器件主体2或12内的、例如电感、电容、电阻、晶体管、二极管或IC等电子器件，被搭载于朝向电子器件主体2或12上方的主面上。虽然在图14中，省略了该搭载器件的图示，但在图15中，图示了在朝向电子器件主体12上方主面19上的几个搭载器件20。当搭载这种搭载器件20时，以可将叠层陶瓷电子器件1或11进行表面安装状态等为目的，分别在电子器件主体2和12上接合图14和图15每一个中用虚线表示的覆盖层7和21。覆盖层7和21不是器具形，分别以朝向电子器件主体2和12侧的状态配置其开口。专利技术所解决的问题在图14所示的叠层陶瓷电子器件1的情况下，覆盖层7由金属构成时，若用焊接等接合在任一外部端子电极3上，则可固定在电子器件主体2上。相反，在图15所示的叠层陶瓷电子器件11的情况下，因为在电子器件主体12的侧面上不形成外部端子电极，所以与上述叠层陶瓷电子器件1的情况不同，可简单装置覆盖层21。例如，若利用朝向电子器件主体12下方的外部端子电极14来装配覆盖层21，则叠层陶瓷电子器件11的平面尺寸与电子器件主体12的平面尺寸相比，仅覆盖层21的厚度和对外部端子电极14的接合部分的尺寸变大，妨碍叠层陶瓷电子器件11的小型化。另外，如图16所示，有如下焊接方法在朝向电子器件主体12上方的主面19上形成接合用电极22，与接合用电极22相对地向内侧弯曲规定覆盖层21开口的端缘部23，通过焊锡24将该端缘部23焊接在接合用电极22上。但是，在采用上述方法时，因为仅接合用电极22的面积中电子器件主体12主面19上的搭载器件20用的安装面积变小，所以为了确保该安装面积达到一定程度以上，必须使叠层陶瓷电子器件11一定程度大型化。另外，在覆盖层21由金属构成时，由于加工上的问题，不能那样减小弯曲的端缘部23的面积，另外，由于确保接合用电极22与端缘部23之间必要的接合强度，也不能那样减小接合用电极22和端缘部23的面积。因而，接合用电极22和端缘部23的面积与电子器件主体12的平面尺寸大小无关，必须在一定程度以上，电子器件主体22的平面尺寸越小，则制约上述搭载器件20用安装面积的问题越显著。另一方面，还提议图17中所示电极来作为形成于叠层陶瓷电子器件中具备的电子器件主体侧面上的电极。图17中，放大叠层陶瓷电子器件25中具备的电子器件主体26的一部分，并用斜视图表示。在电子器件主体26的侧面27中形成上下贯通的切口28，形成电极29来覆盖该切口的内表面。例如通过如下方法来形成上述电极29。在该方法中，基本上在制作用于取出多个电子器件主体26的集合电子器件方面，沿规定分割线来分割该集合电子器件，由此取出多个电子器件主体26。具体而言，制作具有叠层多个陶瓷层结构的集合电子器件。在该集合电子器件中，在烧结前或烧结后任一阶段中设置应形成切口28的贯通孔。另外，在贯通孔的内表面上施加应形成电极29的导体。作为该导体，典型地使用导电性胶。当施加导电性胶时，通常将导电性胶施加到贯通孔两端的开口周围。接着，在烧结后的阶段中，沿通过贯通孔的分割线分割集合电子器件。由该分割而出现的面为侧面27。分割贯通孔成为切口28，施加在贯通孔内表面上的导体也被分割，成为电极29。但是，上述方法存在以下问题。当分割集合电子器件时，通常适用所谓的巧克力式间断，但在分割时，不能适当分割导体。结果，有时存在于分割后一方的电子器件主体26的切口28内的电极29的一部分进入另一方电子器件主体26的切口28内的电极29侧，在极端的情况下，在一方的电子器件主体26的切口28内形成电极29。为了解决该问题，虽然需要尽可能在贯通孔的内表面中薄且均匀地施加导体，但这样薄且均匀施加导体比较困难。代替上述方法，在每个构成生的集合电子器件的多个陶瓷生片中，在叠层它们前的阶段中设置贯通孔，并在其内表面上施加导体。在该情况下，设置贯通孔，在其内表面内施加导体后，叠层多个陶瓷生片，在叠层方向施压，从而得到生的集合电子器件，绕结该生的集合电子器件。但是，在适用该方法的情况下，因为分割集合电子器件后得到多个电子器件主体26，所以遇到与上述方法的情况相同的问题。另外，在该方法中，因为叠层设置贯通孔的陶瓷生片并施压，所以遇到如下问题在施压工序中，由于施加的热和压力，各陶瓷生片中设置的孔非期望地变形，或在叠层工序中，产生贯通孔相互的位置偏移。因此，本专利技术的目的在于提供一种解决上述现有技术中能遇到的问题的、具有覆盖层的叠层陶瓷电子器件及其制造方法。本专利技术的其它目的在于提供一种在用于得到上述叠层陶瓷电子器件的工序途中获得的集合电子器件。解决问题的手段为了解决上述技术问题，本专利技术的叠层陶瓷电子器件的特征在于具备如下结构。本专利技术的叠层陶瓷电子器件具备电子器件主体，该主体具有叠层多个陶瓷层的结构，并具有彼此相对的第一和第二主面及连接第一和第二主面间的侧面。在上述电子器件主体的侧面上设置从第一主面延伸到第二主面的切口，在该切口内表面的一部分中形成分割接合用通孔导体所得到的接合用电极。在电子器件主体的第一主面上安装搭载器件。以朝向电子器件主体侧的状态配置器具状覆盖层的开口，以覆盖搭载器件，在该覆盖层中设置位于切口内的脚部，通过脚部接合在接合用电极上，将覆盖层固定在电子器件主体上。另外，将该叠层陶瓷电子器件连接在布线衬底上的外本文档来自技高网...

【技术保护点】
一种叠层陶瓷电子器件，具备电子器件主体，该主体具有叠层多个陶瓷层的结构，并具有彼此相对的第一和第二主面及连接这些第一和第二主面间的侧面， 在上述侧面上设置从上述第一主面延伸到第二主面的切口，在该切口内表面的一部分中形成分割接合用通孔导体所得到的接合用电极， 在上述第一主面上安装搭载器件， 以朝向上述电子器件主体侧的状态配置器具状覆盖层的开口，以覆盖上述搭载器件，在上述覆盖层中设置位于上述切口内的脚部，通过上述脚部接合在上述接合用电极上，将上述覆盖层固定在上述电子器件主体上， 在上述第二主面上形成将该叠层陶瓷电子器件连接在布线衬底上的外部端子电极。

【技术特征摘要】
JP 2001-10-5 2001-310386;JP 2002-8-26 2002-2448781.一种叠层陶瓷电子器件，具备电子器件主体，该主体具有叠层多个陶瓷层的结构，并具有彼此相对的第一和第二主面及连接这些第一和第二主面间的侧面，在上述侧面上设置从上述第一主面延伸到第二主面的切口，在该切口内表面的一部分中形成分割接合用通孔导体所得到的接合用电极，在上述第一主面上安装搭载器件，以朝向上述电子器件主体侧的状态配置器具状覆盖层的开口，以覆盖上述搭载器件，在上述覆盖层中设置位于上述切口内的脚部，通过上述脚部接合在上述接合用电极上，将上述覆盖层固定在上述电子器件主体上，在上述第二主面上形成将该叠层陶瓷电子器件连接在布线衬底上的外部端子电极。2.根据权利要求1所述的叠层陶瓷电子器件，其特征在于上述覆盖层由金属构成，上述脚部和上述接合用电极由焊锡或导电性粘接剂接合。3.根据权利要求2所述的叠层陶瓷电子器件，其特征在于上述接合用电极与位于上述电子器件主体内部的接地电极电连接。4.一种集合电子器件，具有叠层多个陶瓷层的结构，且具有彼此相对的第一和第二主面，通过沿规定的分割线在与上述主面垂直的方向上进行分割，取出权利要求1至3之一所述的多个叠层陶瓷电子器件中具备的上述电子器件主体，其特征在于在设置上述接合用通孔导体以跨跃上述分割线的同时，设置贯通上述第一和第二主面间的贯通孔，以分割上述接合用通孔导体，具有由上述贯通孔分割的上述接合用通孔导体的各分割部分，提供上述接合用电极。5.一种叠层陶瓷电子器件的制造方法，是权利要求1所述叠层陶瓷电子器件的制造方法，其特征在于，具备如下工序制造生的集合电子器件的工序，该器件具有叠层多个陶瓷生片的结构，并设置由上述接合用电极构成的上述接合用通孔导体；在分割生的上述集合...

【专利技术属性】
技术研发人员：酒井范夫，加藤功，西出充良，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]