存储器装置及其操作方法制造方法及图纸

存储器装置，包括：存储器阵列，包括多个存储器单元与多条位线；以及电流转换电路，耦接至该存储器阵列。其中，于执行运算操作时，存储器阵列的这些存储器单元产生相关于运算操作结果的源极电流。源极电流由电流转换电路转换成输出数值，用以提供下一运算操作的输入信号。号。号。

【技术实现步骤摘要】
存储器装置及其操作方法


[0001]本专利技术是有关于一种存储器装置及其操作方法。

技术介绍

[0002]大数据(big data)、人工智能(AI)和机器学习为目前市场焦点。AI运算上需要大量乘积累加运算(MAC，Multiply Accumulate)。近来，AI硬件需要高性能且低功率的MAC解决方案。存储器内运算(in-memory computation)已为广泛提出，因为可直接在存储器阵列内执行MAC，减少数据搬移，以节省功率与延迟。
[0003]故而，如何实施存储器内大量数据运算，对于大数据、AI、机器学习等领域亦为重要关键。

技术实现思路

[0004]根据本案一实例，提出一种存储器装置，包括：一存储器阵列，包括多个存储器单元与多条位线；以及一电流转换电路，耦接至该存储器阵列。其中，于执行一运算操作时，该存储器阵列的这些存储器单元产生相关于一运算操作结果的一源极电流。该源极电流由该电流转换电路转换成一输出数值，用以提供一下一运算操作的一输入信号。
[0005]根据本案更一实例，提出一种存储器装置的操作方法，该存储器装置包括一存储器阵列，该存储器阵列包括多个存储器单元与多条位线，该操作方法包括：于执行一运算操作时，该存储器阵列的这些存储器单元产生相关于一运算操作结果的一源极电流；以及将该源极电流转换成一输出数值，用以提供一下一运算操作的一输入信号。
[0006]为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明r/>[0007]图1绘示依照本案一实施例的存储器装置的功能方块图。
[0008]图2绘示依照本专利技术一实施例的存储器阵列的源端感应示意图。
[0009]图3绘示依照本专利技术一实施例的电流转换电路示意图。
[0010]图4绘示依照本专利技术另一实施例的电流转换电路示意图。
[0011]图5绘示依照本专利技术又一实施例的电流转换电路示意图。
[0012]【符号说明】
[0013]100：存储器装置
[0014]110：存储器阵列
[0015]130：电流转换电路
[0016]ISL、ISL1、ISL2：源极电流
[0017]OUT_DC：输出数值
[0018]WL0～WLN：字线
[0019]BL1～BL2：位线
[0020]SSL1～SSL2：串选择线
[0021]SL1～SL2：源极线
[0022]T：存储器单元
[0023]BK1～BK2：区块
[0024]130A、130B、130C：电流转换电路
[0025]A1～A3：操作放大器
[0026]MP11～MP13、MN11～MN12、MP21～MP23、MN21～MN28_P、MP31、MN31～MN33：晶体管
[0027]IREF1、IREF2：参考电流源
[0028]VREF：参考电压
[0029]N11～N12、N3：节点
[0030]OUT1～OUT2：输出端
[0031]VDD：操作电压
[0032]I11～I12、I21～I22、I3：电流
[0033]410：控制逻辑电路
[0034]OUT_DC：输出数值
[0035]EN0～ENP：使能信号
[0036]VB1：偏压电压
[0037]RL：电阻
[0038]510：模拟数字转换器
[0039]VB2：偏压电压
[0040]305、405、505：电压调整电路
具体实施方式
[0041]本说明书的技术用语是参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本揭露的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本
普通技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
[0042]图1绘示依照本案一实施例的存储器装置的功能方块图。如图1所示，依照本案一实施例的存储器装置100包括：存储器阵列110与电流转换电路130。
[0043]存储器阵列110耦接至电流转换电路130。当于人工智能运算中执行乘积累加运算(MAC，Multiply Accumulate)时，存储器阵列110会产生相关于乘积累加运算结果的一源极电流ISL。电流转换电路130会将源极电流ISL转换成输出数值OUT_DC，该输出数值OUT_DC代表乘积累加运算结果。输出数值OUT_DC可以当成下一运算操作的输入信号。例如，以单个存储器装置100当成一级运算单元的话，则该存储器装置100执行乘积累加运算所得的输出数值OUT_DC可以输入至下一级运算单元(亦即另一个存储器装置100)，以继续进行AI运算。
[0044]图2绘示依照本专利技术一实施例的存储器阵列的源极端感应示意图。图2以存储器阵列为三维(3D)存储器阵列为例做说明，但当知本案并不受限于此。
[0045]如图2所示，存储器阵列110包括：多个字线WL0～WLN(N为正整数)，多条位线(以BL1～BL2为例)，多条串选择线(以SSL1～SSL2为例)，多条源极线SL1～SL2，以及多个存储器单元T。这些存储器单元T形成于字线与位线的交叉处。存储器阵列110包括多个区块(BK1，BK2，...)。
[0046]底下说明以位线电压当成输入，而将与字线耦接的存储器单元T的电导(cell conductance，GCELL)当成权重，来进行乘积累加运算的例子。其中，存储器单元T所产生的电流ICELL可为位线电压VBL与存储器单元的权重(例如但不受限于为电导GCELL)的乘积(ICELL＝VBL
×
GCELL)。但当知本案并不受限于此。
[0047]当具有多个存储器单元T时，源极线SL1或SL2耦接至这些存储器单元T的源极，这些存储器单元T所产生的电流会经由这些条源极线SL1～SL2输出加总成为源极电流ISL。
[0048]更进一步说明，以图2为例，区块BK1可包含：耦接至字线WL1的至少一组存储器单元串，以及串选择线SSL1。该存储器单元串具有多个相互耦接的存储器单元T。于进行乘积累加运算时，在区块BK1内的串选择线SSL1被开启。当字线WL1被选择时，与字线WL1耦接的这些存储器单元T将被导通，其中，字线WL1上的这些存储器单元T的权重可分别为W1与W2，而位线BL1具有位线电压VBL1，位线BL2具有位线电压VBL2，当进行乘积累加运算时，与字线WL1耦接的这些存储器单元T所产生的源极电流ISL1便可如下表示：
[0049]ISL1＝VBL1
×
W1+VBL2
×
W2。如果输入与权重皆以逻辑电平表示，逻辑1为高电平，逻辑0为低电平，举例而言，当VBL1＝1，VBL2＝0，W1＝1，W2＝1，则IS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：一存储器阵列，包括多个存储器单元与多条位线；以及一电流转换电路，耦接至该存储器阵列，其中，于执行一运算操作时，该存储器阵列的这些存储器单元产生相关于一运算操作结果的一源极电流，以及该源极电流由该电流转换电路转换成一输出数值，用以提供一下一运算操作的一输入信号。2.如权利要求1所述的存储器装置，其中，该电流转换电路包括：一电压调整电路，耦接至该存储器阵列，用以接收该源极电流；一第一电流镜，耦接至该电压调整电路，镜射该源极电流以产生一第一电流；一第一参考电流源，产生一第一参考电流；以及一第二电流镜，耦接至该第一电流镜与该第一参考电流源，镜射该第一参考电流以产生一第二电流；其中，依据该第一电流与该第二电流以产生该输出数值。3.如权利要求1所述的存储器装置，其中，该电流转换电路包括：一电压调整电路，耦接至该存储器阵列，用以接收该源极电流；一第三电流镜，耦接至该电压调整电路，镜射该源极电流以产生一第三电流；一第二参考电流源，产生一第二参考电流；一第四电流镜，耦接至该第三电流镜；一开关晶体管群组，耦接至该第四电流镜；以及一电流镜群组，耦接至该开关晶体管群组与该第二参考电流源，用以镜射第二参考电流以产生一第四电流；其中，该开关晶体管群组用以决定该第四电流；以及依据该第三电流与该第四电流以产生该输出数值。4.如权利要求3所述的存储器装置，其中，该电流转换电路...

【专利技术属性】
技术研发人员：刘逸青，罗棋，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：