薄膜器件制造技术

提供一种能够尽可能减少寄生电容的薄膜器件。在下部磁性膜（１２）以及上部磁性膜（１７）之间设置与它们绝缘的线圈（１６）的情况下，构成线圈（１６）使得剖面（１６Ｍ）在最靠近所述的下部磁性膜（１２）以及上部磁性膜（１７）的端缘具有最小宽度。在线圈（１６）和下部磁性膜（１２）以及上部磁性膜（１７）之间产生的寄生电容减小，同时，在该线圈（１６）的各绕线之间产生的寄生电容也一并减少。

【技术实现步骤摘要】

本专利技术涉及具备线圈的薄膜器件。
技术介绍
近年，在各种用途的电子设备领域，广泛使用在具有导电性的基体上与该基体绝缘地设有线圈的薄膜器件。作为这种薄膜器件的一个示例，列举下述薄膜电感器，即作为所述具有导电性的基体，具备磁体(磁性膜)，并且具有沿着该磁性膜表面卷绕线圈的结构。该薄膜电感器是具有电感的电路元件。关于以该薄膜电感器为代表的薄膜器件，随着装载该薄膜器件的电子设备的小型化，要求低高度化。为了实现该薄膜器件的低高度化，虽然只要缩短线圈和磁性膜之间的间隔即可，然而，若缩短该间隔，则由于线圈以及磁性膜相互接近，所述线圈和磁性膜之间产生的寄生电容变得容易增加。若该寄生电容增加，则由于谐振频率下降，能够作为薄膜器件的工作频率使用的频带下降。又，作为导致所述频带下降的寄生电容，除了在线圈和磁性膜之间产生的寄生电容之外，也还可以列举在相邻的线圈的绕线之间产生的寄生电容。关于这种寄生电容，为了减少该寄生电容，在保持线圈的圈数的同时拉开绕线间的间隔，即若减小线圈的横截面积，则虽然绕线间产生的寄生电容减少，但线圈的电阻会增加。作为改善所述寄生电容引起的薄膜器件的问题的技术，已经提出了若干技术本文档来自技高网...

【技术保护点】
一种薄膜器件，其特征在于，在具有导电性的基体上与该基体绝缘地设置线圈，所述线圈的剖面在最靠近所述基体的端缘具有最小宽度。

【技术特征摘要】
JP 2005-3-31 2005-1048641.一种薄膜器件，其特征在于，在具有导电性的基体上与该基体绝缘地设置线圈，所述线圈的剖面在最靠近所述基体的端缘具有最小宽度。2.如权利要求1所述的薄膜器件，其特征在于，在所述线圈的一侧配置1个所述基体。3.如权利要求2所述的薄膜器件，其特征在于，...

【专利技术属性】
技术研发人员：藤原俊康，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：JP[日本]