【技术实现步骤摘要】
一种逻辑纠错方法、电路、计算机芯片及物联网芯片
[0001]本专利技术涉及计算机
，尤其涉及一种逻辑纠错方法、电路、计 算机芯片及物联网芯片。
技术介绍
[0002]忆阻器是一种有记忆功能的非线性电阻。通过控制电流的变化可改变 忆阻器的阻值，通过对高低阻态的定义，可以实现存储数据的功能。忆阻 器具有非易失特性、高集成度、与CMOS高兼容性的特点，展现出广泛的 应用前景。
[0003]由于目前制备工艺等问题，忆阻器存在较多的非理想因素，比如阻值 存在波动、电压转变阈值存在波动，导致忆阻器状态逻辑在实际运行中出 现意外错误。针对忆阻器的状态逻辑操作中存在的问题，现有技术提出通 过选择合适的激励电压施加方案，控制状态逻辑错误类型，随后使用外围 CMOS电路完成错误的检测与纠正。但现有技术的资源开销仍然较大，并 且降低了存内计算优势。
技术实现思路
[0004]鉴于现有技术的缺陷，本申请提出一种逻辑纠错方法、电路、计算机 芯片及物联网芯片，实现低资源开销的基于忆阻器自身完成逻辑纠错的方 法。
[...
【技术保护点】
【技术特征摘要】
1.一种逻辑纠错方法，其特征在于，应用于逻辑纠错电路，所述逻辑纠错电路包括：第一忆阻器、第二忆阻器、第三忆阻器和第四忆阻器；各忆阻器的第一端分别与对应的激励电压输入端连接；所述各忆阻器的第二端依次连接到同一位线上；所述第一忆阻器与所述第二忆阻器构成IMP逻辑运算单元；所述第一忆阻器、所述第二忆阻器和所述第三忆阻器构成第一或非逻辑运算单元；所述第一忆阻器、所述第二忆阻器和第四忆阻器构成第二或非逻辑运算单元；所述第一或非逻辑运算单元和所述第二或非逻辑运算单元构成或非逻辑检测单元；所述第二忆阻器、所述三忆阻器和第四忆阻器构成或逻辑运算单元；所述方法包括：根据所述IMP逻辑运算单元的四组初始逻辑组合及高低阻态转换条件，确定会出现高低阻态转换错误结果的目标逻辑组合；所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结果，根据所述逻辑输出结果判断是否产生逻辑错误；若产生所述逻辑错误，则所述或逻辑运算单元纠正所述逻辑错误。2.根据权利要求1所述的方法，其特征在于，所述逻辑纠错电路中各忆阻器的高阻态和低阻态分别对应逻辑“0”和逻辑“1”。3.根据权利要求1所述的方法，其特征在于，所述根据所述IMP逻辑运算单元的四组初始逻辑组合及高低阻态转换条件，确定会出现高低阻态转换错误结果的目标逻辑组合，包括：对各组初始逻辑组合在不同激励电压下进行测试，得到各组初始逻辑组合对应的测试结果；根据四组测试结果确定对应的第一激励电压范围；在所述第一激励电压范围内，选择第一激励电压激励所述IMP逻辑运算单元；在所述第一激励电压激励下，根据所述高低阻态转换条件确定会出现高低阻态转换错误结果的目标逻辑组合。4.根据权利要求2所述的方法，其特征在于，所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结果，根据所述逻辑输出结果判断是否产生逻辑错误，包括：将所述第一或非逻辑运算单元的所述第一忆阻器与所述第二忆阻器作为输入忆阻器，所述第三忆阻器作为或非逻辑输出忆阻器，获取所述第三忆阻器的第一或非逻辑输出结果；将所述第二或非逻辑运算单元的所述第一忆阻器与所述第二忆阻器作为输入忆阻器，所述第四忆阻器作为或非逻辑输出忆阻器，获取所述第四忆阻器的第二或非逻辑输出结果；若所述第一或非逻辑输出结果和/或所述第二或非逻辑输出结果中的输出结果为低阻态，则确定所述目标逻辑组合产生逻辑错误。5.根据权利要求4所述的方法，其特征在于，所述若产生所述逻辑错误，所述或逻辑运算单元则纠正所述逻辑错误，包括：将所述或逻辑运算单元的所述第二忆阻器作为或逻辑输出忆阻器，所述第三忆阻器和所述第四忆阻器作为输入忆阻器；根据所述第三忆阻器和所述第四...
【专利技术属性】
技术研发人员：李智炜，王义楠，刘海军，龙泓昌，李清江，刁节涛，徐晖，陈长林，刘森，宋兵，王伟，于红旗，朱熙，王玺，步凯，王琴，曹荣荣，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。