一种核电DCS算法组态逻辑图绘制系统技术方案

本发明专利技术公开了一种核电DCS算法组态逻辑图绘制系统，包括逻辑绘制区和静态绘制区，逻辑绘制区负责算法组态，逻辑绘制区通过图符及图符间的连接关系对模块的执行逻辑进行描述；静态绘制区负责系统组态，静态绘制区通过图符及图符间的连接关系对模块外围的执行逻辑进行描述；逻辑绘制区的图符与静态绘制区的图符通过跨区域连接实现模块与模块外围的执行逻辑进行描述；同时具备系统设计和模块设计的逻辑图绘制区，引入了静态绘制区和逻辑绘制区的概念；将静态绘制区系统描述图符和逻辑绘制区算组态图符进行了统一；通过将两种组态方法结合在一起，提高了设计人员工作效率，节约了系统设计和运维成本。设计和运维成本。设计和运维成本。

【技术实现步骤摘要】
一种核电DCS算法组态逻辑图绘制系统


[0001]本专利技术涉及核电站安全级DCS
，具体涉及一种核电DCS算法组态逻辑图绘制系统。

技术介绍

[0002]核电DCS平台控制系统的设计主要通过图形组态的方式对系统功能进行描述，在系统设计阶段采用SAMA图等方式对系统进行描述。该方法只对系统功能进行描述，与实际硬件设备的具体实现方式无关。
[0003]目前核电行业中，对于控制系统中模块功能的具体设计，常规的方法是通过算法组态的方式对模块功能进行设计，该方法需要与实际硬件相对应，最终将算法组态转换成代码后经过编译成二进制文件，然后下载到硬件设备中运行。
[0004]算法组态的表现形式一般为图形化的逻辑图，即逻辑图中的一个图符代表一种基础算法或用户自定义算法模块，然后各模块之间通过连线代表数据流，最后组成一张代表一组功能的逻辑组态图，但是这类逻辑组态图只是对模块自身的功能进行描述，而没有描述功能模块在整个控制系统中与其他模块之间的关系，这使得设计人员无法快速了解系统中各模块的具体功能及其在系统中的上下文关系。而目前行业内常用的算组态工具为第三方组态工具，在后续的代码生成过程中安全性、可控性方面无法得到保障，这在安全性要求严格的核电仪控产品中尤为重要，逻辑图绘制作为代码生成的前端处理是实现代码生成的基础，所以开发自主可控的逻辑图绘制工具具有十分重要的意义。

技术实现思路

[0005]本专利技术所要解决的技术问题是现有的核电DCS平台控制系统的设计过程中系统设计与模块设计分离、设计人员无法快速了解系统中各模块的具体功能及其与系统中的上下文关系，且目前行业内常用的第三方组态工具在代码生成过程中安全性、可控性无法得到保障；本专利技术目的在于提供一种核电DCS算法组态逻辑图绘制系统，将工业系统设计的SAMA图设计思想与嵌入式软件逻辑组态图设计相结合，以解决上述技术问题。
[0006]本专利技术通过下述技术方案实现：
[0007]本方案提供一种核电DCS算法组态逻辑图绘制系统，包括逻辑绘制区和静态绘制区，
[0008]所述逻辑绘制区负责算法组态，逻辑绘制区通过图符及图符间的连接关系对模块的执行逻辑进行描述；
[0009]所述静态绘制区负责系统组态，静态绘制区通过图符及图符间的连接关系对模块外围的执行逻辑进行描述；
[0010]逻辑绘制区的图符与静态绘制区的图符通过跨区域连接实现模块与模块外围的执行逻辑进行描述。
[0011]本方案工作原理：本专利技术中，将工业系统设计的SAMA图设计思想与嵌入式软件逻
辑组态图设计相结合，专利技术了一种核电DCS算法组态逻辑图绘制系统，将两者的组态方法整合在一个系统中，提升设计人员的工作效率，方便设计人员对系统的理解；通过逻辑绘制区和静态绘制区两个分区将两者进行隔离，同时又允许两者之间可以跨区连线，对模块的执行逻辑和模块外围的执行逻辑进行同时展示。静态绘制区对系统功能进行描述，而逻辑绘制区与实际硬件设备的执行逻辑(具体实现方式)进行描述；不仅对模块自身的功能进行描述，还描述功能模块在整个控制系统中与其他模块之间的关系，这使得设计人员可以快速了解系统中各模块的具体功能及其在系统中的上下文关系；通过将两种组态方法结合在一起，提高了设计人员工作效率，节约了系统设计和运维成本。
[0012]进一步优化方案为，还包括接线区，所述接线区具有表征执行逻辑数据流的关系线，图符与图符之间通过关系线建立连接。
[0013]进一步优化方案为，所述关系线有多种不同的线型，每种线型描述一种数据类型，数据类型包括：analog、binary、和mulriple。
[0014]进一步优化方案为，逻辑绘制区包括：逻辑绘制框、基础图符和自定义图符；所述静态绘制区包括：静态绘制框、基础图符和自定义图符；
[0015]所述静态绘制框分布在逻辑绘制框四周，静态绘制框和逻辑绘制框相互独立并可自由调整大小；
[0016]所述基础图符包括多个表征特定功能块的图符；所述特定功能块为模块执行逻辑过程所需功能块或模块外围执行逻辑过程所需功能块；
[0017]所述自定义图符用于创建基础图符以外，表征功能块的图符。
[0018]用户可以通过自定义图符，灵活地绘制各类模块逻辑图和系统逻辑图。
[0019]进一步优化方案为，所述图符包含一个矩形区域，矩形区域用于绘制图符本身及其标签，标签位于矩形区域内；
[0020]对于自定义图符需要设置图符标签及表征功能块的文本内容。
[0021]进一步优化方案为，逻辑绘制区的图符与静态绘制区的图符进行跨区域连接前需通过连线规则检查；
[0022]连线规则检查的检查规则包括：
[0023]a.关系线两端的图符同时支持同一数据类型；
[0024]b.关系线两端的图符一个为输出功能图符，另一个为输入功能图符；
[0025]c.输出功能图符可连接多个输入功能图符，而输入功能图符只能连接一个输出功能图符。
[0026]进一步优化方案为，跨区域连接过程为：
[0027]待连接的图符通过连线规则检查后，对应关系线以最优路径进行连接，当关系线之间存在公共段时自动生成连线交叉点。
[0028]在逻辑图中完成图符绘制后，通过连接关系线创建两个或多个图符之间的连接关系，因为每个图符代表一个特定功能块或对应一个硬件的输入或输出引脚，所以图符间的连接关系线代表了功能块之间的数据流，且图符的输出引脚只能和输入引脚相连。
[0029]逻辑绘制区图符和静态绘制区图符之间可以实现跨区连线，跨区创建图符间连线时，会先进行连线规则检查，通过规则检查的连线才能被创建成功。
[0030]创建连线时通过算法根据图符位置，自动选择最优路径进行连接，当连线存在公
共段时，自动创建连线交叉点。此外，针对连线两端不同的数据类型创建不同线型的关系线，如连线两端的数据类型为analog时，关系线为虚线，数据类型为binary时，关系线为实线。操作工具可以对创建的连线进行首、尾对齐操作。
[0031]逻辑图中除有基础图符外，用户可以通过自定义图符创建自定义的图符，用于表示一组特定功能。自定义的图符也包含引脚，用与其他图符相连。创建自定义图符可以设置图符名称、大小、说明、属于逻辑绘制区或静态绘制区等属性，对于引脚可以设置名称、数据类型、引脚是否为输入或输出等属性。
[0032]进一步优化方案为，还包括代码生成工具，所述代码生成工具将逻辑绘制区对模块的执行逻辑的描述转换为中间代码用于生成嵌入式设备代码。
[0033]绘制好的逻辑图可自由缩放，当缩放逻辑图时，采用实时重绘技术对图符进行重绘，使得图符被缩放时不会出现模糊、失真等现象，其中图符间的连线也会同时进行缩放。最后，对绘制的逻辑图进行复杂的规则检查通过后，逻辑图中逻辑绘制区部分即可转换为中间代码生成嵌入式设备程序代码。
[0034]逻辑绘制区绘制的逻辑图后续会被转换为中间代码，最后用与生成嵌入式设备代码；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种核电DCS算法组态逻辑图绘制系统，其特征在于，包括逻辑绘制区和静态绘制区，所述逻辑绘制区负责算法组态，逻辑绘制区通过图符及图符间的连接关系对模块的执行逻辑进行描述；所述静态绘制区负责系统组态，静态绘制区通过图符及图符间的连接关系对模块外围的执行逻辑进行描述；逻辑绘制区的图符与静态绘制区的图符通过跨区域连接实现模块与模块外围的执行逻辑进行描述。2.根据权利要求1所述的一种核电DCS算法组态逻辑图绘制系统，其特征在于，还包括接线区，所述接线区具有表征执行逻辑数据流的关系线，图符与图符之间通过关系线建立连接。3.根据权利要求2所述的一种核电DCS算法组态逻辑图绘制系统，其特征在于，所述关系线有多种不同的线型，每种线型描述一种数据类型，数据类型包括：analog、binary和mulriple。4.根据权利要求3所述的一种核电DCS算法组态逻辑图绘制系统，其特征在于，逻辑绘制区包括：逻辑绘制框、基础图符和自定义图符；所述静态绘制区包括：静态绘制框、基础图符和自定义图符；所述静态绘制框分布在逻辑绘制框四周，静态绘制框和逻辑绘制框相互独立并可自由调整大小；所述基础图符包括多个表征特定功能块的图符；所述特定功能块为模块执行逻辑过程所需功能块或模块外围执行逻辑过程所需功能块；所述自定义图符用于创建基础图符以外，表征功能块的图符。5.根据权利要求4所述的一种核电DCS算法组态逻辑图绘制系统，其特征在于，所述图符包含一个矩形区域，矩形区域用于绘制图符本身及其标...

【专利技术属性】
技术研发人员：许光俊，刘明星，李晓龙，韩文兴，黄俊，蒋维，吴延群，杨斌，曾少立，
申请(专利权)人：中国核动力研究设计院，
类型：发明
国别省市：