一种PCIE纠错处理的方法、装置、设备和介质制造方法及图纸

本申请实施例公开了一种PCIE纠错处理的方法、装置、设备和介质，接收到设置指令时，依据设置指令中携带的纠错阈值对各PCIE设备设置对应的纠错阈值。在实际应用中，可以添加纠错阈值的设定选项，以便于根据不同的需求调整纠错阈值的取值。记录在不同阶段各PCIE设备累计发生错误的错误次数；当存在错误次数达到纠错阈值的目标PCIE设备时，说明需要对目标PCIE设备的错误进行处理，此时BIOS可以触发错误处理机制以对目标PCIE设备进行纠错处理。通过软件层面的控制，实现对各PCIE设备的纠错阈值的设置，并且在目标PCIE设备的错误次数达到纠错阈值时执行纠错处理，使得AMD平台服务器可以满足客户定制化的需求。满足客户定制化的需求。满足客户定制化的需求。

【技术实现步骤摘要】
一种PCIE纠错处理的方法、装置、设备和介质


[0001]本申请涉及服务器
，特别是涉及一种PCIE纠错处理的方法、装置、设备和计算机可读存储介质。

技术介绍

[0002]随着服务器的快速发展，对服务器性能方面要求越来越高，同时对服务器稳定性方面要求也越来越高。客户对可靠性(Reliability)、有效性(Availability)和适合性(Serviceability)即RAS方面的功能要求也越加全面，功能越全面，可设置性越好，越容易满足客户需求并更加容易成为客户喜欢的产品。
[0003]目前已上市的intel服务器上使用的中央处理器(Center Process Unit，CPU)支持特别丰富的RAS功能，而AMD平台最新上市的Milan平台服务器CPU支持的RAS功能却没有那么丰富，AMD平台指的是服务器CPU接口支持AMD发布的CPU，目前AMD平台最新上市的服务器CPU不支持基于高速串行计算机扩展总线标准(Peripheral Component Interconnect Express，PCIr/>‑
E本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE纠错处理的方法，其特征在于，包括：接收到设置指令时，依据所述设置指令中携带的纠错阈值对各PCIE设备设置对应的纠错阈值；记录在不同阶段各所述PCIE设备累计发生错误的错误次数；当存在错误次数达到纠错阈值的目标PCIE设备时，触发错误处理机制以对所述目标PCIE设备进行纠错处理。2.根据权利要求1所述的PCIE纠错处理的方法，其特征在于，在当前阶段为POST阶段时，所述记录在不同阶段各所述PCIE设备累计发生错误的错误次数包括：判断POST阶段各所述PCIE设备是否发生可纠正错误；若POST阶段存在发生可纠正错误的第一PCIE设备，则对所述第一PCIE设备的错误次数加一。3.根据权利要求2所述的PCIE纠错处理的方法，其特征在于，在当前阶段为RunTime阶段时，所述记录在不同阶段各所述PCIE设备累计发生错误的错误次数包括：在RunTime阶段接收到错误触发指令时，遍历所有PCIE设备的存储寄存器；判断各所述存储寄存器中是否记录有纠错标识；若存在记录有纠错标识的目标存储寄存器，则对所述目标存储寄存器对应的PCIE设备的错误次数加一。4.根据权利要求1所述的PCIE纠错处理的方法，其特征在于，所述触发错误处理机制以对所述目标PCIE设备进行纠错处理包括：将所述目标PCIE设备对应的错误日志上报到BMC。5.根据权利要求1所述的PCIE纠错处理的方法，其特征在于，在所述...

【专利技术属性】
技术研发人员：宁兆男，张炳会，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：