本发明专利技术提供了一种基于驱动中间件的SoC芯片实现系统、方法、介质及设备，包括：软件开发环境：与驱动中间件层传递配置参数，通过界面参数修改进行产品功能裁剪；驱动中间层：初始化处理器芯片，对硬件资源层的外设进行功能配置；硬件资源层：集成多核处理器和FPGA逻辑资源，通过FPGA逻辑资源扩展功能接口。本发明专利技术通过图形化界面操作，降低了驱动开发的复杂度，缩短了基于SoC芯片的系统软硬件开发时间。缩短了基于SoC芯片的系统软硬件开发时间。缩短了基于SoC芯片的系统软硬件开发时间。
【技术实现步骤摘要】
基于驱动中间件的SoC芯片实现系统、方法、介质及设备
[0001]本专利技术涉及集成电路
，具体地，涉及一种基于驱动中间件的SoC芯片实现系统、方法、介质及设备。
技术介绍
[0002]SoC即系统级芯片，也称为片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。SoC是一个微小型系统，将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，它通常是客户定制的，或是面向特定用途的标准产品，具备较强的灵活性和易扩展性。
[0003]本专利技术主要针对使用Eclipse开发SoC芯片驱动中间件的场景，提出了一种可跨平台、兼容性强的驱动中间件设计方法，该方案可快速开发SoC芯片功能、无需对代码进行修改即可完成产品的定制开发。
[0004]专利文献CN204833731U(申请号：CN201520628474.0)公开了交通物联网车路协同中间件，采用36pin邮票孔封装，包括嵌入式主控单元、串口模块、电源管理模块、通讯模块、传感器检测模块、语音模块、北斗模块、编码器、存储模块和内存模块；所述的嵌入式主控单元分别与串口模块、电源管理模块、通讯模块、传感器检测模块、语音模块、北斗模块、编码器、存储模块和内存模块相连接。然而该专利无法解决基于SoC芯片的系统逻辑资源修改带来驱动软件修改的问题，以及基于SoC芯片的系统软硬件开发周期长，容易出差错的问题。
技术实现思路
[0005]针对现有技术中的缺陷，本专利技术的目的是提供一种基于驱动中间件的SoC芯片实现系统、方法、介质及设备。
[0006]根据本专利技术提供的基于驱动中间件的SoC芯片实现系统，包括：
[0007]软件开发环境：与驱动中间件层传递配置参数，通过界面参数修改进行产品功能裁剪；
[0008]驱动中间层：初始化处理器芯片，对硬件资源层的外设进行功能配置；
[0009]硬件资源层：集成多核处理器和FPGA逻辑资源，通过FPGA逻辑资源扩展功能接口。
[0010]优选的，所述软件开发环境包括SoC芯片扩展串口，所述SoC芯片扩展串口的配置属性包括基础属性和定制属性；
[0011]所述基本属性包括扩展串口数量、基地址、串口组件间基地址偏移值、中断号、中断优先级、串口缓存区最大缓存消息数量和串口缓存区单个消息的最大长度；
[0012]所述定制属性包括串口ID配置、波特率、中断号、中断优先级、时钟、串口缓存区最大数量和串口缓存区单个消息的最大长度。
[0013]优选的，所述软件开发环境包括：
[0014]网络组件：基于开发环境进行可视化网络参数定义，包括IP地址配置、Phy地址配置和MTU配置；
[0015]CAN组件：基于开发环境进行可视化CAN参数定义的组合，包括CAN设备数量、CAN设备ID、基地址和系统中断号；
[0016]UART组件：基于开发环境进行可视化UART参数定义，包括UART ID、波特率、停止位、奇偶校验位和寄存器基地址；
[0017]RIO组件：基于开发环境进行可视化RapidIO参数定义，包括RIO的地址和RIO主从设备定义；
[0018]GPIO组件：基于开发环境进行可视化GPIO参数定义，包括GPIO的基地址、输入输出方向和默认电平。
[0019]优选的，所述驱动中间层包括串口驱动中间件，所述串口驱动中间件的初始化属性由软件开发环境配置组件指定，并依据属性参数完成相关配置驱动的初始化，实现功能裁剪、使用数量裁剪、寄存器基地址修改、波特率动态配置，以及时钟频率和中断配置。
[0020]优选的，所述驱动中间层包括：
[0021]网络驱动库：网络设备的初始化、中断注册、接收中断处理、发送中断处理和网络协议栈挂接；
[0022]UART驱动库：UART设备的初始化、中断注册、接收中断处理、发送中断处理；
[0023]RIO驱动库：RIO设备的初始化、中断注册、接收中断处理和发送中断处理；
[0024]CAN驱动库：CAN设备的初始化、中断注册、接收中断处理和发送中断处理；
[0025]GPIO驱动库：GPIO设备的初始化和输入输出接口的实现。
[0026]优选的，所述硬件资源层包括：以太网设备、CAN设备、UART设备、RIO设备和GPIO设备。
[0027]根据本专利技术提供的基于驱动中间件的SoC芯片实现方法，执行：
[0028]步骤1：在软件开发环境与驱动中间件层之间传递配置参数，通过界面参数修改进行产品功能裁剪；
[0029]步骤2：通过驱动中间层对处理器芯片进行初始化，对硬件资源层的外设进行功能配置；
[0030]步骤3：通过硬件资源层，集成多核处理器和FPGA逻辑资源，并通过FPGA逻辑资源扩展功能接口。
[0031]优选的，所述步骤2包括：
[0032]步骤2.1：初始化串口规则库；
[0033]步骤2.2：遍历配置参数，检验配置参数是否有效，若有效则对参数进行配置，挂接TTY层需要使用的函数，否则进行错误处理后结束流程；
[0034]步骤2.3：申请次设备号，注册设备并中断挂载；
[0035]步骤2.4：判断待配置串口是否为调试串口，若是则注册输入输出设备后结束流程，否则视为业务通信串口并结束配置流程。
[0036]根据本专利技术提供的一种存储有计算机程序的计算机可读存储介质，所述计算机程序被处理器执行时实现所述的方法的步骤。
[0037]根据本专利技术提供的一种基于驱动中间件的SoC芯片实现设备，包括：控制器；
[0038]所述控制器包括所述的存储有计算机程序的计算机可读存储介质，所述计算机程序被处理器执行时实现所述的基于驱动中间件的SoC芯片实现方法的步骤；或者，所述控制
器包括所述的基于驱动中间件的SoC芯片实现系统。
[0039]与现有技术相比，本专利技术具有如下的有益效果：
[0040](1)本专利技术解决了基于SoC芯片的系统逻辑资源修改带来驱动软件修改问题；
[0041](2)本专利技术通过图形化界面操作，降低了驱动开发的复杂度，缩短了基于SoC芯片的系统软硬件开发时间；
[0042](3)本专利技术提供的方案设计简单，使用灵活方便，可在软件相关领域推广，通过模块跨平台设计，实现了不同平台的兼容性。
附图说明
[0043]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：
[0044]图1为SoC芯片驱动中间件业务层次图；
[0045]图2为本专利技术初始化流程图；
[0046]图3为配置参数界面图；
[0047]图4为基本属性配置图；
[0048]图5为扩展串口定制属性配置图。
具体实施方式
[0049]下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于驱动中间件的SoC芯片实现系统，其特征在于，包括：软件开发环境：与驱动中间件层传递配置参数，通过界面参数修改进行产品功能裁剪；驱动中间层：初始化处理器芯片，对硬件资源层的外设进行功能配置；硬件资源层：集成多核处理器和FPGA逻辑资源，通过FPGA逻辑资源扩展功能接口。2.根据权利要求1所述的基于驱动中间件的SoC芯片实现系统，其特征在于，所述软件开发环境包括SoC芯片扩展串口，所述SoC芯片扩展串口的配置属性包括基础属性和定制属性；所述基本属性包括扩展串口数量、基地址、串口组件间基地址偏移值、中断号、中断优先级、串口缓存区最大缓存消息数量和串口缓存区单个消息的最大长度；所述定制属性包括串口ID配置、波特率、中断号、中断优先级、时钟、串口缓存区最大数量和串口缓存区单个消息的最大长度。3.根据权利要求1所述的基于驱动中间件的SoC芯片实现系统，其特征在于，所述软件开发环境包括：网络组件：基于开发环境进行可视化网络参数定义，包括IP地址配置、Phy地址配置和MTU配置；CAN组件：基于开发环境进行可视化CAN参数定义的组合，包括CAN设备数量、CAN设备ID、基地址和系统中断号；UART组件：基于开发环境进行可视化UART参数定义，包括UART ID、波特率、停止位、奇偶校验位和寄存器基地址；RIO组件：基于开发环境进行可视化RapidIO参数定义，包括RIO的地址和RIO主从设备定义；GPIO组件：基于开发环境进行可视化GPIO参数定义，包括GPIO的基地址、输入输出方向和默认电平。4.根据权利要求1所述的基于驱动中间件的SoC芯片实现系统，其特征在于，所述驱动中间层包括串口驱动中间件，所述串口驱动中间件的初始化属性由软件开发环境配置组件指定，并依据属性参数完成相关配置驱动的初始化，实现功能裁剪、使用数量裁剪、寄存器基地址修改、波特率动态配置，以及时钟频率和中断配置。5.根据权利要求1所述的基于驱动中间件的SoC芯片实现系统，其特征在于，所述驱动中间层包括：网络驱动库：网络设备的初始化、中断注册、接收中断处理、发...
【专利技术属性】
技术研发人员：聂飞，
申请(专利权)人：华东计算技术研究所中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。