半导体封装结构制造技术

本申请是关于半导体封装结构。在本申请的一些实施例中，本申请提供了一种半导体封装结构，其包括：基板、第一电介质层及多个第二电介质层。所述第一电介质层邻近所述基板的表面设置。所述第一电介质层限定至少一个开口，所述至少一个开口暴露所述基板的所述表面的一部分。多个第二电介质层邻近所述第一电介质层设置，其中所述多个第二电介质层中的每一者在所述基板上的投影表面积小于所述第一电介质层在所述基板上的投影表面积。本申请提供的半导体封装结构能够避免焊料挤出、焊料桥接及短路的缺陷，具有良好的产品质量。具有良好的产品质量。具有良好的产品质量。

【技术实现步骤摘要】
半导体封装结构


[0001]本申请涉及半导体领域，特别是涉及半导体封装结构。

技术介绍

[0002]当通过倒装芯片工艺将薄裸片结合至基板时，需要在裸片上执行结合工艺，例如，但不限于，热压结合(TCB，thermal compression bonding)工艺，以防止裸片发生翘曲。然而，一般情况下，对于具有精细间距(例如，小于约60μm)的导电凸块的裸片和具有铜迹线设计的基板而言，裸片的高度(即，裸片与基板之间的距离)实际上是非常小的。在结合工艺期间将裸片控制在固定的较小的高度而不发生改变，换言之，精确地保持裸片的水平度较为困难。若在结合工艺期间裸片的高度发生改变或TCB工艺控制不当，则容易出现基板上的铜迹线之间的焊料桥接，或裸片的导电凸块之间的焊料桥接等缺陷，进而发生短路。此外，由于在TCB工艺期间的压缩结合力较高，若不能良好地控制压缩结合力，焊料也极易从裸片的导电凸块与基板上表面的结合焊盘之间被挤出，从而影响产品质量。
[0003]鉴于上述问题，业界需要寻找一种新的半导体封装结构，其能够避免现有的半导体封装结构出现的上述问题。

技术实现思路

[0004]本申请的目的之一在于提供一种半导体封装结构，其通过在基板和裸片之间设置一或多个第二电介质层以支持裸片，以利于在结合工艺期间裸片可被维持在固定的高度，从而便于TCB工艺的控制，由此实现良好的键合线或焊料的厚度控制，避免了焊料挤出、焊料桥接及短路的缺陷。
[0005]在本申请的一些实施例中，本申请提供了一种半导体封装结构，其包括：基板、第一电介质层及多个第二电介质层。所述第一电介质层邻近所述基板的表面设置。所述第一电介质层限定至少一个开口，所述至少一个开口暴露所述基板的所述表面的一部分。多个第二电介质层邻近所述第一电介质层设置，其中所述多个第二电介质层中的每一者在所述基板上的投影表面积小于所述第一电介质层在所述基板上的投影表面积。
[0006]在本申请的一些实施例中，其中所述多个第二电介质层设置于裸片的投影表面积内。
[0007]在本申请的一些实施例中，所述多个第二电介质层中的每一者在所述基板上的投影表面积的总和小于裸片在所述基板上的投影表面积的50％。
[0008]在本申请的一些实施例中，进一步包括电连接至所述基板的裸片，其中所述第一电介质层和所述多个第二电介质层设置在所述裸片和所述基板之间。
[0009]在本申请的一些实施例中，进一步包括：结合焊盘，其邻近被所述第一电介质层的所述开口暴露出的所述基板的所述表面的部分设置；及电连接器，其将所述裸片电连接至所述结合焊盘，其中所述电连接器和所述结合焊盘的高度的总和大体上等于所述第一电介质层和所述第二电介质层的高度的总和。
[0010]在本申请的一些实施例中，进一步包括包围所述多个第二电介质层的囊封体。
[0011]在本申请的一些实施例中，四个第二电介质层邻近所述第一电介质层设置，且所述四个第二电介质层中的每一者设置在与裸片的角相对应的位置处。
[0012]在本申请的一些实施例中，进一步包括设置在与所述裸片的中心相对应的位置处的一或多个第二电介质层。
[0013]在本申请的一些实施例中，其中所述多个第二电介质层对称或非对称地设置在所述第一电介质层上。
[0014]在本申请的一些实施例中，其中所述多个第二电介质层中的至少一者设置在与裸片的外围相对应的位置处。
[0015]在本申请的一些实施例中，其中所述多个第二电介质层围绕与裸片的外围相对应的位置设置。
[0016]在本申请的一些实施例中，所述多个第二电介质层中的每一者的所述投影表面区域的形状为圆形、矩形、正方形或梯形。
[0017]在本申请的一些实施例中，所述第二电介质层的材料与所述第一电介质层的材料相同。
[0018]本申请提供的半导体封装结构使用一或多个第二电介质层，不仅有利于TCB工艺的控制和避免焊料挤出和焊料桥接的问题，还增加了囊封体的粘合面积，因而改善囊封体的接合性。并且，由于第二电介质层易于形成，因此本申请还具有制造简单及成本低廉的优点。
附图说明
[0019]在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可根据这些附图中所例示的结构来获得其他实施例的附图。
[0020]图1A是根据本申请一些实施例的半导体封装结构的纵向截面示意图。
[0021]图1B是图1A所示的半导体封装结构的部分俯视示意图。
[0022]图1C是根据本申请一些实施例的半导体封装结构的第二电介质层的一种分布方式的俯视示意图。
[0023]图1D是根据本申请一些实施例的半导体封装结构的第二电介质层的另一种分布方式的俯视示意图。
[0024]图2A、图2B、图2C、图2D、图2E和图2F是根据本申请一些实施例的制造半导体封装结构的流程示意图。
[0025]图3是根据本申请的一实施例的半导体封装结构的纵向截面示意图。
具体实施方式
[0026]本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实
施例不应所述被解释为对本申请的限制。
[0027]如本文中所使用，术语“约”、“大体上”、“实质上”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
0.5％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的
±
10％，那么可认为所述两个数值“大体上”相同。
[0028]再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
[0029]在本申请中，除非经特别指定或限定之外，“设置”、“连接”、“耦合”、“固定”以及与其类似的用词在使用上是广泛地，而且本领域技术人员可根据具体的情况以理解上述的用词可是，比如，固定连接、可拆式连接或集成连接；其也可是机械式连接或电连接；其也可是直接连接或通过中介结构的间接连接；也可是两个组件的内部通讯。
[0030]图1A是根据本申请一些实施例的半导体封装结构10的纵向截面示意图。
[0031]如图1A所示，根据本申请一些实施例的半导体封装结构10可包括：基板101、第一电介质层103及第二电介质层105。半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，其包括：基板，其具有表面；第一电介质层，其邻近所述基板的所述表面设置，所述第一电介质层限定至少一个开口，所述至少一个开口暴露所述基板的所述表面的一部分；及多个第二电介质层，其邻近所述第一电介质层设置，其中所述多个第二电介质层中的每一者在所述基板上的投影表面积小于所述第一电介质层在所述基板上的投影表面积。2.根据权利要求1所述的半导体封装结构，其特征在于，其中所述多个第二电介质层设置于裸片的投影表面积内。3.根据权利要求1所述的半导体封装结构，其特征在于，所述多个第二电介质层中的每一者在所述基板上的投影表面积的总和小于等于裸片在所述基板上的投影表面积的50％。4.根据权利要求1所述的半导体封装结构，其特征在于，进一步包括电连接至所述基板的裸片，其中所述第一电介质层和所述多个第二电介质层设置在所述裸片和所述基板之间。5.根据权利要求4所述的半导体封装结构，其特征在于，进一步包括：结合焊盘，其邻近被所述第一电介质层的所述开口暴露出的所述基板的所述表面的部分设置；及电连接器，其将所述裸片电连接至所述结合焊盘，其中所述电连接器和所述结合焊盘的高度的总和大体上等于所述第一电介质层和...

【专利技术属性】
技术研发人员：李仲培，
申请(专利权)人：美光科技公司，
类型：新型
国别省市：