高带宽连续时间线性均衡电路制造技术

公开了一种高带宽连续时间线性均衡(HBCTLE)电路。所述HBCTLE电路包括连续时间线性均衡(CTLE)电路和与所述CTLE电路的输出耦合的增益电路。反馈电路耦合在所述CTLE电路的所述输出与所述增益电路的输出之间。所述输出与所述增益电路的输出之间。所述输出与所述增益电路的输出之间。

【技术实现步骤摘要】
高带宽连续时间线性均衡电路


[0001]本专利技术涉及高带宽连续时间线性均衡电路。

技术介绍

[0002]有线通信是指通过基于导线的通信技术进行的数据传输。一般来说，有线通信被视为是所有类型的通信服务中最稳定的。例如通用串行总线(USB)、高清多媒体接口(HDMI)、显示端口(DP)、外围组件互连高速(PCIe)、雷电接口(Thunderbolt)、聚合输入输出(CIO)和任何其它高速宽带有线通信之类的宽带有线数据通信系统在其电子电路系统内需要多个处理级。
[0003]宽带数据通信系统电路系统可包括若干级，所述级包括用于均衡、放大和/或重新驱动每一数据信道的信号的模块。通常一个级无法提供足够的增益或均衡。在此类多级系统中，在每一级之间使用中间缓冲器可能是必要的。然而，时常，与均衡器、放大器和驱动器相比，缓冲器消耗甚至更多的电力，这使得具有更少缓冲块的设计在系统中更有利，尤其在用于低压(即，约1.8V或更低)系统时。所需的是一种高效的连续时间线性均衡电路(CTLE)。

技术实现思路

[0004]在一个实施例中，公开了一种高带宽连续时间线性均衡(HBCTLE)电路。所述HBCTLE包括连续时间线性均衡(CTLE)电路和与所述CTLE电路的输出耦合的增益电路。反馈电路耦合在所述CTLE电路的所述输出与所述增益电路的输出之间。
[0005]在一些例子中，所述增益电路包括第一晶体管对。所述第一晶体管对中的晶体管的栅极与所述CTLE电路的所述输出耦合。所述反馈电路包括第二晶体管对。所述第二晶体管对中的晶体管的栅极与所述增益电路的所述输出耦合。在一个例子中，所述反馈电路包括第三晶体管对。所述第三晶体管对中的晶体管的栅极与所述第二晶体管对耦合。在另一例子中，所述反馈电路包括第三晶体管对。所述第三晶体管对中的所述晶体管的所述栅极通过低通滤波器与所述第二晶体管对耦合。
[0006]在一些例子中，所述第一晶体管对中的所述晶体管通过退化阻抗耦合在一起。在一个例子中，所述第二晶体管对中的所述晶体管通过可变退化阻抗耦合在一起。所述第二晶体管对中的所述晶体管耦合到低通滤波器。
[0007]在一些例子中，所述HBCTLE电路包括耦合到所述低通滤波器的第三晶体管对，使得所述低通滤波器的输出耦合到所述第三晶体管对中的晶体管的栅极。所述第三晶体管对与所述CTLE电路的所述输出耦合。
[0008]在一些例子中，所述反馈电路被配置成取决于耦合在所述第二晶体管对中的所述晶体管之间的可变退化电阻器的值提供可变反馈系数。所述CTLE电路包括晶体管和CTLE电阻器。所述CTLE电阻器耦合在所述晶体管与电源电压之间。所述反馈电路被配置成使得在高于预定阈值的频率下，所述CTLE电路的输出负载阻抗大约等于所述电阻器的值。在一些例子中，所述CTLE电路包括无源CTLE部分和有源CTLE部分。所述有源CTLE部分包括阶数高
于一的退化阻抗。
附图说明
[0009]图1示出常规的连续时间线性均衡(CTLE)电路。
[0010]图2示出根据一个或多个实施例的CTLE电路的框图。
[0011]图3描绘根据一个或多个实施例的CTLE电路。
[0012]图4A
‑
4C示出根据一个或多个实施例的用于图3的CTLE电路的退化阻抗电路的实施例。
[0013]图4D
‑
4E示出根据一个或多个实施例的用于图3的CTLE电路的无源CTLE电路的实施例。
[0014]图5示出根据一个或多个实施例的高带宽CTLE的示意图。
[0015]图6示出根据一个或多个实施例的反馈回路的电路。
[0016]图7示出根据一个或多个实施例的高带宽CTLE的电路。
[0017]图8示出根据一个或多个实施例的图5的高带宽CTLE电路的增益曲线。
[0018]在通篇描述中，类似的附图标记可用于标识类似的元件。
具体实施方式
[0019]将容易理解，如本文中大体描述且在附图中示出的实施例的组件可以各种不同配置来布置和设计。因此，如图所示，下文对各种实施例的更详细的描述并不希望限制本公开的范围，而是仅表示各种实施例。虽然在图式中呈现了实施例的各个方面，但除非特别地指示，否则图式未必按比例绘制。
[0020]在不脱离本专利技术的精神或基本特性的情况下，可以其它具体形式体现本专利技术。所描述的实施例在所有方面均被视为仅是说明性的而非限制性的。因此，本专利技术的范围由所附权利要求书指示，而非由此具体实施方式指示。属于权利要求书等同含义和范围内的所有变化均涵盖在权利要求书的范围内。
[0021]本说明书通篇对特征、优点或类似语言的引用并不暗示可通过本专利技术实现的所有特征和优点应在或在本专利技术的任何单一实施例中。实际上，涉及特征和优点的语言应理解成意指结合实施例描述的具体特征、优点或特性是包括在本专利技术的至少一个实施例中的。因此，本说明书通篇对特征和优点以及类似语言的论述可能但不一定指同一实施例。
[0022]此外，本专利技术的所描述的特征、优点和特性可以任何合适的方式在一个或多个实施例中组合。鉴于本文中的描述，相关领域的技术人员应认识到，本专利技术可以在没有特定实施例的具体特征或优点中的一个或多个特征或优点的情况下实践。在其它情况下，可在某些实施例中辨识出可能不存在于本专利技术的所有实施例中的额外特征和优点。
[0023]本说明书通篇对“一个实施例”、“实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包括在本专利技术的至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在实施例中”和类似语言可能但不一定指同一实施例。
[0024]本文中所描述的一个或多个实施例使用高阶退化阻抗来提供受控良好的较高信道损耗补偿。另外，高阶退化会升高以及滚降CTLE频率响应(即，同样更快的带外衰减，从而抑制更多的带外噪声以及更急剧的带内增加)。
[0025]退化阻抗可以是第2、第3、第4或任何自定义阶数/形状以实现所需信道损耗补偿。按照定义，高阶退化阻抗的使用并不影响CTLE的最大增益，但添加更多低频损耗将增加峰化增益(在尼奎斯特(Nyquist)频率下DC增益与AC增益之间的差)。在Gb/s数据速率下，传输信道的集肤效应和介电损耗引起频率相关损耗，由此产生符号间干扰(ISI)。随着计算系统的发展速度越来越快，由于较慢传输介质和系统中迅速恶化的符号间干扰(ISI)，信号完整性也已成为设计者的关键问题。由于所使用信道的带宽限制，在高频率下的芯片外数据传输产生ISI。所述ISI在高频率下会引起显著衰减，从而降低性能并且增加误码率(BER)。为了克服这些限制，均衡器用于高速串行链路中。Xu Zhang等人的标题为“具有可编程峰化增益的低电源线性均衡器(LOW SUPPLY LINEAR EQUALIZER WITH PROGRAMMABLE PEAKING GAIN)”的第10,447,507号美国专利描述了线性均衡器，所述美国专利以引用的方式并入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高带宽连续时间线性均衡(HBCTLE)电路，其特征在于，包括：连续时间线性均衡(CTLE)电路；增益电路，其与所述CTLE电路的输出耦合；以及反馈电路，其耦合在所述CTLE电路的所述输出与所述增益电路的输出之间。2.根据权利要求1所述的HBCTLE电路，其特征在于，所述增益电路包括第一晶体管对，其中所述第一晶体管对中的晶体管的基极或栅极与所述CTLE电路的所述输出耦合。3.根据权利要求1所述的HBCTLE电路，其特征在于，所述反馈电路包括第二晶体管对，其中所述第二晶体管对中的晶体管的基极或栅极与所述增益电路的所述输出耦合。4.根据权利要求3所述的HBCTLE电路，其特征在于，所述反馈电路包括第三晶体管对，其中所述第三晶体管对中的晶体管的基极或栅极与所述第二晶体管对耦合。5.根据权利要求3所述...

【专利技术属性】
技术研发人员：赛马克，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：