指明存储晶片脚位状态的方法技术

本发明专利技术提供一种存储晶片指明脚位状态的方法，适用于具有一或多个脚位的一存储器晶片。给予脚位优先顺序以获得脚位顺序，且较高顺序的脚位的状态支配较低顺序的脚位的状态。根据脚位顺序，产生脚位的状态的多个可能组合。该等可能组合以一数据表现格式来呈现。当较高顺位的至少一脚位设定在预设脚位状态时，较高顺位的至少一脚位支配较低顺位的至少一脚位，通过忽略被支配的脚位的状态所产生的组合，使得所呈现的可能组合的数量减少。本发明专利技术可改善存储器晶片提供者对客户的服务，也避免在工程师间造成混淆。且减少了脚位状态的可能组合，对于充分指明存储器智财的功能是实用且有效率的。

【技术实现步骤摘要】

本专利技术是有关于存储器晶片，特别是有关于一种有系统的方式，以完整的指明存储器晶片的动作。
技术介绍
存储器晶片具有多个不同功能的脚位。举例来说，已知单端口静态随机存取存储器(Static Random Access Memory，SRAM)具有多种脚位，例如，同步时脉(CLK)脚位、晶片致能(chip-enable，CE)脚位、读写(write-enable，WE)控制脚位、地址(A)脚位以及数据(D)脚位。这些CLK、CE、WE、A以及D脚位接收会影响存储器晶片动作的输入信号。因此期望提供智财元件库，以指出这些脚位的信号状态如何影响存储器晶片的动作。存储器晶片的脚位可以处于常态或非常态。此常态包括高及低电平信号，其通常分别以逻辑“1”及“0”来表示。非常态包括异常状态，例如未知状态及高阻抗状态，以及时序违反状态。一般来说，存储器晶片的智财元件库只指明脚位的常态以及其对应的存储器晶片动作。已知智财元件库中并未指明脚位异常状态及时序违反状态。因此造成一些缺点。其一缺点是客户对于存储器晶片提供者具有负面的印象。当存储器晶片提供者将存储器晶片卖给客户时，其通常同时会给予存储器晶片动作的规格。客户可能是电路设计者，且其通常可依靠规格来设计自己的产品，在某些电路设计的状态下，脚位的非常态以及其对应的存储器晶片动作需要被指示出来。由已知存储器晶片的智财文件库并没有提供与非常态相关的信息，因此客户必须自己指明这些状态，此外，不同的客户可能定义出不同的存储器晶片动作，此会造成混淆。在已知智财文件库中缺少指明非常态的另一缺点为，造成晶片提供者的工程师的混淆。智财文件库设计程序可能涉及不同类型的工程师，例如客户应用工程师(Customer ApplicationEngineer，CAE)、计算机辅助设计(Computer Aided Design，CAD)工程师以及品管(Quality Control，QC)工程师。对于未指明的存储器晶片动作，QC工程师与模拟模组设计工程师两者有不同的释义。当比较模拟的模组与存储器晶片的正确动作时，则会造成混淆。因此，在存储器的领域中，期望设计一种有系统地指明脚位状态的方法，以及定义存储器晶片的对应存储器动作的方法。
技术实现思路
有鉴于此，为了解决上述问题，本专利技术主要目的在于提供一种，适用于具有一或多个脚位的一存储器晶片。本专利技术所述，给予脚位优先顺序以获得脚位顺序，且较高顺序的脚位的状态支配较低顺序的脚位的状态。根据脚位顺序，产生脚位的状态的多个可能组合。该等可能组合以一数据表现格式来呈现。当较高顺位的至少一脚位设定在预设脚位状态时，较高顺位的至少一脚位支配较低顺位的至少一脚位，通过忽略被支配的脚位的状态所产生的组合，使得所呈现的可能组合的数量减少。本专利技术所述的，该等脚位的状态包括一异常状态以及一时序违反状态。本专利技术所述的，该异常状态包括一未知状态以及一高阻抗状态。本专利技术所述的，产生该等可能组合的步骤包括根据该脚位顺序来检查每一该脚位的状态；以及忽略被支配的该等脚位的状态检查。本专利技术所述的，较高顺序的该等脚位支配较低顺序的该等脚位。本专利技术所述的，该等脚位包括同步时脉脚位、晶片致能脚位、读写控制脚位、地址脚位以及数据输入脚位。本专利技术还提供一种，适用于具有一或多个脚位的一存储器晶片，所述包括给予该等脚位优先顺序以获得一脚位顺序，其中，较高顺序的该脚位的状态支配较低顺序的该脚位的状态；根据该脚位顺序来检查每一该脚位的状态，以产生该等脚位的状态的多个可能组合；当较高顺位的至少一该脚位设定在一预设脚位状态时，忽略被较高顺位的至少一该脚位所支配的较低顺位的至少一该脚位的状态检查；以及使用一数据表现格式来呈现该等可能组合，其中，通过忽略被支配的该等脚位的状态所产生的组合，使得所呈现的该等可能组合的数量减少。本专利技术所述的，该等脚位的状态包括一异常状态以及一时序违反状态。本专利技术所述的，该异常状态包括一未知状态以及一高阻抗状态。本专利技术所述的，较高顺序的该等脚位支配较低顺序的该等脚位。本专利技术又提供一种，适用于具有一或多个脚位的一存储器晶片，所述包括给予该等脚位优先顺序以获得一脚位顺序，其中，较高顺序的该脚位的状态支配较低顺序的该脚位的状态；根据该脚位顺序来检查每一该脚位的状态，以产生该等脚位的状态的多个可能组合；当较高顺位的至少一该脚位设定在一预设脚位状态时，忽略被较高顺位的至少一该脚位所支配的较低顺位的至少一该脚位的状态检查；以及以一真值表来呈现该等可能组合，其中，该真值表具有根据该脚位顺序而排列成多列的该等脚位，且具有排列成多行的脚位状态，每一该行表示该等可能组合之一。本专利技术所述的，较高顺序的至少一该脚位支配较低顺序的该等脚位。本专利技术所述，可改善存储器晶片提供者对客户的服务，也避免在工程师间造成混淆。且减少了脚位状态的可能组合，对于充分指明存储器智财的功能是实用且有效率的。附图说明图1表示根据本专利技术实施例，指明存储器晶片中脚位状态的方法流程图；图2表示以状态为基础的脚位功能相关图表，以呈现出使用本专利技术实施例的方法而产生的脚位状态的可能结合；图3是以脚位为基础的状态图表，以呈现出使用根据本专利技术的方法而产生的脚位状态的可能结合。具体实施例方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。此方法提供了有系统的方式，以指明脚位状态的所有可能组合，包括存储器晶片常态及非常态，非常态例如为例外状态及违反时序状态。由于有系统的方法可帮助减少提供存储器动作的完整规格而所需的脚位状态组合的实际数量，因此此有系统的方法是很重要的。举例来说，假使没使用有系统的方法来减少可能组合的总数量，当指明具有七个输入脚位的存储器晶片的四个不同的状态，例如高电平状态、低电平状态、未知状态以及高阻抗状态，将花费16378或47个种组合。本专利技术所提供的方法能提供存储器晶片动作的规格，且减少了脚位状态的可能组合数量。图1是表示根据本专利技术实施例，指明存储器晶片中脚位状态的方法流程图100。在步骤102中，存储器晶片的脚位根据其重要性而给予优先顺序以获得脚位顺序，其中，高顺序(high order)的脚位状态支配低顺序(low order)的脚位状态。以具有CLK、CE、WE、A及D脚位的单端口SRAM为例。当CE脚位设定为“0”，则不需要考虑其他脚位的状态，例如WE、A及D脚位的状态。因为当CE脚位设定为“0”时，晶片处于失能状态，且WE、A及D脚位的状态将不会影像存储器晶片的动作。因此，CE脚位对于其他脚位而言具有较高的优先权。每一脚位的重要性可由工程师群来共同决断，例如CAE工程师、CAD工程师、设计工程师以及QC工程师。在步骤104中，脚位状态的可能组合是根据脚位顺序而产生的。每一脚位的脚位状态检查是由最高顺序的脚位开始到最低顺序的脚位。当提供具有预设脚位状态的较高顺序的脚位时，至少一较高顺序的脚位支配至少一较低顺序的脚位。当决定较高顺序脚位的状态时，较低顺序脚位的状态将被支配，因此不需再考虑。在一些例子中，假使决定了一脚位的状态，其余较低顺序脚位的状态可被忽略。在其他例子中，两个或更多脚位的状态需要被决定以支配接续于这些脚位后的其余脚位。在步骤106中，由被支配脚位的状态所本文档来自技高网...

【技术保护点】
一种存储晶片指明脚位状态的方法，适用于具有一或多个脚位的一存储器晶片，所述存储晶片指明脚位状态的方法包括：给予该脚位优先顺序以获得一脚位顺序，其中，较高顺序的该脚位的状态支配较低顺序的该脚位的状态；根据该脚位顺序，产生该脚位 的状态的多个可能组合；以及使用一数据表现格式来呈现该可能组合，其中，当较高顺位的至少一该脚位设定在一预设脚位状态时，较高顺位的至少一该脚位支配较低顺位的至少一该脚位，通过忽略被支配的该脚位的状态所产生的组合，使得所呈现的该可 能组合的数量减少。

【技术特征摘要】
US 2005-5-12 11/127,4511.一种存储晶片指明脚位状态的方法，适用于具有一或多个脚位的一存储器晶片，所述存储晶片指明脚位状态的方法包括给予该脚位优先顺序以获得一脚位顺序，其中，较高顺序的该脚位的状态支配较低顺序的该脚位的状态；根据该脚位顺序，产生该脚位的状态的多个可能组合；以及使用一数据表现格式来呈现该可能组合，其中，当较高顺位的至少一该脚位设定在一预设脚位状态时，较高顺位的至少一该脚位支配较低顺位的至少一该脚位，通过忽略被支配的该脚位的状态所产生的组合，使得所呈现的该可能组合的数量减少。2.根据权利要求1所述的存储晶片指明脚位状态的方法，其特征在于，该脚位的状态包括一异常状态以及一时序违反状态。3.根据权利要求2所述的存储晶片指明脚位状态的方法，其特征在于，该异常状态包括一未知状态以及一高阻抗状态。4.根据权利要求1所述的存储晶片指明脚位状态的方法，其特征在于，产生该可能组合的步骤包括根据该脚位顺序来检查每一该脚位的状态；以及忽略被支配的该脚位的状态检查。5.根据权利要求1所述的存储晶片指明脚位状态的方法，其特征在于，较高顺序的该脚位支配较低顺序的该脚位。6.根据权利要求1所述的存储晶片指明脚位状态的方法，其特征在于，该脚位包括同步时脉脚位、晶片致能脚位、读写控制脚位、地址脚位以及数据输入脚位。7.一种存储晶片指明脚位状态的方法，适用于具有一或多个脚位的一存储器晶片，所述存储晶片指明脚位状态的方法包括给予该脚位优先顺序以获得一脚位顺序，其中...

【专利技术属性】
技术研发人员：吴建宽，陈於人，吴环安，郑玮嘉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]