一种用于电可擦除可编程只读存储器的灵敏放大器制造技术

本发明专利技术公开了一种用于电可擦除可编程只读存储器的灵敏放大器，包括充电控制电路和检测输出电路两部分。充电控制电路包括ＰＭＯＳ管Ｐ１和ＮＭＯＳ管Ｎ１、Ｎ２，检测输出电路包括ＰＭＯＳ管Ｐ２、Ｐ３和ＮＭＯＳ管Ｎ３，Ｎ４，Ｎ５；其中ＰＭＯＳ管Ｐ１和ＮＭＯＳ管Ｎ１、ＮＭＯＳ管Ｎ４和ＰＭＯＳ管Ｐ２、ＮＭＯＳ管Ｎ５和ＰＭＯＳ管Ｐ３分别为反相器结构。本发明专利技术利用了ＭＯＳ管的双向导通性，从浮栅管的源极、而不是选择管的漏极进行充电。由于浮栅管的源极都连接在一起，大大减少了充电电路的数目；利用电压检测的方式进行信息的区分，通过修改反相器的反相阈值，降低充电电压，从而提高读出的速度。本发明专利技术特别适合无源ＲＦＩＤ标签芯片的嵌入式ＥＥＰＲＯＭ应用，在保证数字逻辑工作电压的情况下，降低整个芯片的复位阈值，较好的抗阈值退化能力提高整个标签芯片的使用寿命。

【技术实现步骤摘要】

本专利技术属于非挥发性存储器
，具体为一种用于电可擦除可编程只读存储器(EEPROM)的灵敏放大器(sense amplifier)，尤其适合在嵌入式EEPROM中应用。
技术介绍
整个EEPROM由存储阵列(memory cell)和外围电路两部分构成，外围电路由列解码器(column decoder)、行解码(row decoder)、灵敏放大器(sense amplifier)、高压产生(high voltage generator)、带隙(bandgap)和逻辑控制(control logic)、数据锁存(data latch)等电路组成。EEPROM的功耗(power dissipation)主要由静态功耗(Static powerdissipation)、读功耗(Read power dissipation)、写功耗(Write powerdissipation)和数字功耗四部分构成。静态功耗主要来源于波动电压(fluctuation voltage)驱动解码电路(decoding circuit)和电压转换电路(levelshifter circuit)中大的节点寄生电容(parasitic capacitance)时，而产生的额外功耗；读功耗主要来源于灵敏放大器(sense amplifier)；写功耗主要来源于升压电路；数字控制部分的功耗来源于电路翻转时产生的功耗。由于数字部分规模很小，其功耗在整个功耗中所占比例较小。迄今为止，关于EEPROM存储器低功耗设计关键技术的文献有很多，主要归结为三点1)用于对EEPROM进行写操作的电荷泵电路(chargepump circuit)的优化；2)用于对EEPROM进行读操作的灵敏放大器电路(sense amplifier)的优化；3)写操作时，写时间的优化。传统的灵敏放大器(参见Nobuaki Otsuka，Mark A.Horowitz，Circuit Techniquesfor 1.5V Power Supply Flash Memory[J]，IEEE J.Solid-State Circuit，vol.32，no.8，August1997)都采用电流检测的方法。如图1所示，传统的灵敏放大器利用差分运算放大器电路AMP比较浮栅管MC的读电流和参考电流Iref来区分浮栅管存储的“0”、“1”信号，并通过后续整形电路获得数字信号输出。此类灵敏放大器的设计原理决定了它的一些缺陷1)这种放大器需要一个参考电流，为了保证区分度，理想的参考电流取值应为读“0”和读“1”电流的中间值，同时为了保证其抗干扰能力，这个电流不能取的很小，一般至少要取到几十微安，因而导致了在并行读出时总的读电流会比较大，Itotal∈(nIref，3nIref)，其中，Itotal为总的消耗电流，Iref为参考电流，n为同时读出的位数；2)随着浮栅管特性的退化，参考电流Iref将会偏离其理想值，进而导致灵敏放大器的区分度降低，速度变慢；3)由于此电路存在较多的悬空节点，必须采用复杂的控制逻辑才能防止悬空节点存储的电荷影响读出的正确性。
技术实现思路
本专利技术的目的在于提供一种用于电可擦除可编程只读存储器的灵敏放大器，该灵敏放大器结构简单，不需要偏置电路，占用面积小；读取速度快，消耗功耗少；工作电压范围大，抗器件特性退化，性能稳定。本专利技术提供的一种用于电可擦除可编程只读存储器的灵敏放大器，其特征在于该灵敏放大器包括充电控制电路和检测输出电路两部分，其中，充电控制电路包括PMOS管P1和NMOS管N1、N2；PMOS管P1和NMOS管N1组成反相器结构，其公共栅极作为充电控制端A，其公共漏极与NMOS管N2的漏极相连作为充电输入端，和浮栅管MC的源极相连，NMOS管N2的栅极作为泄放控制端B；当充电控制端A和泄放控制端B均为低电平时，充电控制电路开始充电；检测输出电路包括PMOS管P2、P3和NMOS管N3，N4，N5；NMOS管N4和PMOS管P2、NMOS管N5和PMOS管P3分别为反相器结构，并串连在一起，NMOS管N4和PMOS管P2的公共漏极作为输出与NMOS管N5和PMOS管P3的公共栅极连接，NMOS管N5和PMOS管P3的公共漏极作为放大器的输出端；NMOS管N3的漏极与选择管MS的漏极、以及NMOS管N4和PMOS管P2的公共栅极连接在一起，构成检测输出电路的检测节点BL，NMOS管N3的栅极作为检测节点BL的泄放控制端C；当泄放控制端C为低电平时，检测节点BL电位被检测输出电路检测并输出，此时当检测节点BL电位高于反相器阈值电压时，输出一个信号，当该节点电位低于反相器阈值电压时，输出为另一个信号。本专利技术灵敏放大器利用了MOS管的双向导通性，采用电压检测的方式来判断存储管所存储的信息，与传统灵敏放大器相比不需要偏置电路，仅仅由P1，N4和P2一同组成核心电路，由P1作为上拉管，N4和P2组成的反相器作为判别比较电路，结构十分简单。N2和N3作为下拉管避免了悬空节点可能存在的干扰电荷，保证了读出信号的稳定性；由于不需要比较电压或电流产生电路，因此大大减少了整个灵敏放大器的功耗。本专利技术利用了MOS管的双向导通性，从浮栅管的源极，而不是传统的选择管的漏极进行充电的方式。由于所有的浮栅管的源极都是连接在一起的，因而可以大大减少充电电路的数目；本专利技术利用电压检测的方式进行信息的区分，通过修改反相器的反相阈值，可以大大的降低充电电压，从而提高读出的速度。因为检测节点BL的最高电平以及反相器比较阈值都是电源电压的函数，因此只要电源电压大于1.4V，该灵敏放大器都能正常工作；多次擦写过程后，浮栅器件的浮栅会产生缺陷并俘获电子，导致阈值电压的升高，传统灵敏放大器由于采用了确定的参考电流进行比较，在浮栅器件退化时区分度降低，读出速度变慢，而本专利技术灵敏放大器在浮栅器件阈值电压从-1V上升到1.5V之前都能够正确读出。总之，本专利技术灵敏放大器特别适合无源RFID标签芯片的嵌入式EEPROM应用，在保证数字逻辑工作电压的情况下，降低整个芯片的复位阈值，从而可以有效的提高标签芯片的读距离；同时较好的抗阈值退化能力也将大大的提高整个标签芯片的使用寿命。附图说明图1为现有的灵敏放大器的电路结构示意图； 图2为本专利技术用于电可擦除可编程只读存储器的灵敏放大器的结构示意图。具体实施例方式下面结合附图和实例对本专利技术作进一步详细的说明。本专利技术提供的灵敏放大器包括充电控制电路1和检测输出电路2两部分，其中，充电控制电路1用于控制灵敏放大器的充电和泄放，检测输出电路2用于检测充电电平并将信号整形输出。单位存储单元3是存储一位bit信息的存储单元，它由漏源相连的浮栅管MC和选择管MS构成，浮栅管MC的栅极CG与外接的列选信号连接，选择管MS的栅极SG与外接的行选信号相连接。充电控制电路1包括PMOS管P1和NMOS管N1、N2。PMOS管P1和NMOS管N1组成反相器结构，其公共栅极作为充电控制端A，其公共漏极与NMOS管N2的漏极相连作为充电输入端，和浮栅管MC的源极相连，NMOS管N2的栅极作为泄放控制端B，当A，B均为低电平时，充电控制电路1开始充电。检测输出电路2包括PMOS管P2、本文档来自技高网...

【技术保护点】
一种用于电可擦除可编程只读存储器的灵敏放大器，其特征在于：该灵敏放大器包括充电控制电路和检测输出电路两部分，其中，充电控制电路（１）包括ＰＭＯＳ管Ｐ１和ＮＭＯＳ管Ｎ１、Ｎ２；ＰＭＯＳ管Ｐ１和ＮＭＯＳ管Ｎ１组成反相器结构，其公共栅极作 为充电控制端Ａ，其公共漏极与ＮＭＯＳ管Ｎ２的漏极相连作为充电输入端，和浮栅管ＭＣ的源极相连，ＮＭＯＳ管Ｎ２的栅极作为泄放控制端Ｂ；当充电控制端Ａ和泄放控制端Ｂ均为低电平时，充电控制电路（１）开始充电；检测输出电路（２）包括ＰＭＯＳ管 Ｐ２、Ｐ３和ＮＭＯＳ管Ｎ３，Ｎ４，Ｎ５；ＮＭＯＳ管Ｎ４和ＰＭＯＳ管Ｐ２、ＮＭＯＳ管Ｎ５和ＰＭＯＳ管Ｐ３分别为反相器结构，并串连在一起，ＮＭＯＳ管Ｎ４和ＰＭＯＳ管Ｐ２的公共漏极作为输出与ＮＭＯＳ管Ｎ５和ＰＭＯＳ管Ｐ３的公共栅极连接，ＮＭＯＳ管Ｎ５和ＰＭＯＳ管Ｐ３的公共漏极作为放大器的输出端；ＮＭＯＳ管Ｎ３的漏极与选择管ＭＳ的漏极、以及ＮＭＯＳ管Ｎ４和ＰＭＯＳ管Ｐ２的公共栅极连接在一起，构成检测输出电路（２）的检测节点ＢＬ，ＮＭＯＳ管Ｎ３的栅极作为检测节点的泄放控制端Ｃ；当泄放控制端Ｃ为低电平时，检测节点ＢＬ电位被检测输出电路（２）检测并输出，此时当检测节点ＢＬ电位高于反相器阈值电压时，输出一个信号，当该节点电位低于反相器阈值电压时，输出为另一个信号。...

【技术特征摘要】
1.一种用于电可擦除可编程只读存储器的灵敏放大器，其特征在于该灵敏放大器包括充电控制电路和检测输出电路两部分，其中，充电控制电路(1)包括PMOS管P1和NMOS管N1、N2；PMOS管P1和NMOS管N1组成反相器结构，其公共栅极作为充电控制端A，其公共漏极与NMOS管N2的漏极相连作为充电输入端，和浮栅管MC的源极相连，NMOS管N2的栅极作为泄放控制端B；当充电控制端A和泄放控制端B均为低电平时，充电控制电路(1)开始充电；检测输出电路(2)包括PMOS管P2、P3和NMOS管N3，N4，N5；NMOS管N4和PMOS管P2、NMOS管N5和PMO...

【专利技术属性】
技术研发人员：邹雪城，刘冬生，刘政林，张帆，童乔凌，邓敏，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：83[中国|武汉]