非易失性存储器电路及其制造方法与操作非易失性存储器单元虚拟接地阵列的方法技术

本发明专利技术的多种实施例解决有效读取非易失性存储器的问题。本发明专利技术的非易失性存储器电路、方法及制造方法的实施例是关于非易失性存储器单元的虚拟接地阵列。利用预充电多个非易失性存储器单元的漏极及测量产生的电流，可读取该非易失性存储器单元的虚拟接地阵列。利用读取多个单元可以改善功率消耗及读取裕度，可避免预充电不必要的位线。

【技术实现步骤摘要】

本专利技术一般涉及在非易失性存储器中执行读取操作，尤其涉及对非易失性存储器的特定位线进行预充电。
技术介绍
图1显示现有技术中读取数据及测量数据的电路示意图，被读取的数据是通过预充电位线而存储在非易失性存储器内，且利用感测放大器以及连接到其它位线的地线感测来测量数据。非易失性存储器单元M100、M101、M102及M103都具有连接到共用字线的栅极，图中所显示的单元仅为较大虚拟接地阵列的非易失性存储器单元的一部份。电路102及104代表Y通过及主位线电路。图1具体显示在非易失性存储器单元M100中执行的读取操作。为了执行读取操作，电路104连接的位线将非易失性存储器单元M100的源极连接到接地电位，电路102连接的位线将非易失性存储器单元M100的漏极连接到感测放大器108。在非易失性存储器单元M100充分预充电后，感测放大器108测量电流I200，以决定存储在非易失性存储器单元M100的数据值。实际上，图1显示的读取操作具有不期望的特性，其无法确保感测放大器108测得的电流与流经非易失性存储器单元M100的电流I200相等。如果其它非易失性存储器单元的其它载流端的电位小于非易失性存储器单元M100的漏极的预充电电位，则将会产生如电流I202的漏电流。举例来说，此漏电流可能因阵列数据相依性造成，例如当与被感测的存储器单元相邻的存储器单元仅具有非常低的临界电位时，则会产生漏电流。这种漏电流是不期望的，这是因为其会降低感测放大器的读取裕度。因此，期望的是降低读取操作期间产生的漏电流。一种降低漏电流的方法是不仅对连接到存储待读取数据的非易失性存储器单元的漏极的位线预充电，也同时对连接到存储待读取值的非易失性存储器单元的漏极端的额外位线预充电。预充电这些额外位线，会使得在额外位线与连接到存储待读取数据的非易失性存储器单元的漏极的位线之间产生较低电位差。由于预充电的额外位线使漏电流是低的，并且感测放大器具有高的读取裕度。然而，这种降低漏电流的方法是有问题的，因为相对于其它连接到存储待读取数据的非易失性存储器单元的漏极的位线，这些位线被预充电，功率消耗会不必要地过高。而且漏电流的问题并非完全消除，而仅是转移，使得电流并非从连接到存储待读取数据的非易失性存储器单元的漏极的位线，而是转向从其它位线。这样持续地漏电流也会呈现延伸功率消耗的问题。因此，期待的是降低读取期间的功率消耗。
技术实现思路
本专利技术的多种实施例解决有效读取非易失性存储器的问题。一种非易失性存储器电路的实施例包含非易失性存储器单元的虚拟接地阵列、切换电路以及控制逻辑，控制逻辑控制非易失性存储器单元的虚拟接地阵列以及切换电路。非易失性存储器单元的虚拟接地阵列排列成多个行以及多个列。每个非易失性存储器单元包含栅极、第一载流端(current carrying terminal)以及第二载流端。切换电路耦合于非易失性存储器单元的载流端及感测放大器，载流端与参考电位以及预充电电位相连。控制逻辑以下列方式响应读取指令控制逻辑将虚拟接地阵列中的第一及第二非易失性存储器单元的载流端之一与参考电位耦合。控制逻辑通过耦合第一及第二非易失性存储器单元的载流端的另一端与预充电电位来减少相关于读取指令的漏电流。然后，控制逻辑利用与第一及第二非易失性存储器单元的载流端的另一端耦合的感测放大器，测量流经第一及第二非易失性存储器单元的电流。举例来说，虚拟接地阵列中的第一非易失性存储器单元及第二非易失性存储器单元的每一个具有漏极端及源极端。第一非易失性存储器单元及第二非易失性存储器单元的源极端都与参考电位(典型为接地)耦合。第一非易失性存储器单元及第二非易失性存储器单元的漏极端都与预充电电位耦合。利用与非易失性存储器单元的载流端的漏极耦合的感测放大器，测量流经第一及第二非易失性存储器单元的电流。虚拟接地阵列中第一及第二非易失性存储器单元典型位于虚拟接地阵列中多个列的同一列而位于多个行的不同行。第一及第二非易失性存储器单元典型以虚拟接地阵列中多个行的至少两行分隔。这样的分隔增加了第一及第二非易失性存储器单元的漏极之间的有效电阻，从而降低漏电流。这些测得的电流典型包含流经第一非易失性存储器单元的第一电流以及流经第二非易失性存储器单元的第二电流，第一电流及第二电流在同一列中以相反方向流动。其它实施例也包含与切换电路以及虚拟接地阵列耦合的多个位线。为响应读取指令，在多个位线中，只有与第一及第二非易失性存储器单元的载流端的另一端连接的位线与预充电电位耦合。其它实施例也包含与切换电路耦合的多个感测放大器。在其它实施例中，非易失性存储器单元在电荷捕捉材料或浮动栅极材料或奈米结晶材料上存储数据。本专利技术的其它实施例是执行读取指令的方法及制造该非易失性存储器单元的方法。附图说明图1显示现有技术中读取数据及测量数据的电路示意图；图2显示通过预充电位线来读取存储在非易失性存储器的数据，以及利用连接到位线的感测放大器测量数据的示例性流程图；图3显示预充电位线和利用感测放大器以及连接到接地的其它位线来测量数据的实例示意图；图4显示非易失性存储器集成电路实施例的示意图；图5A、图5B、图5C显示具有各种电荷存储材料的非易失性存储器单元的实例。具体实施例方式图2显示通过预充电位线来读取存储在非易失性存储器的数据，以及利用连接到位线的感测放大器来测量数据的示例性流程图。在步骤210，接收到读取指令，该读取指令通常针对多个非易失性存储器单元。然而，如果是单个非易失性存储器的读取指令，则对应额外不必要的非易失性存储器的电流将可忽视。在步骤220，位线被接地放电。这通常发生在响应地址转换感测(ATD)相位。在步骤230，待读取的非易失性存储器单元的源极端持续接地放电。在步骤240，待读取的非易失性存储器单元的漏极端预充电到目标电位值，如1.5-1.6伏特。并非单纯仅为了减少漏电流的目的而预充电相邻的位线，反而是对应于待读取的非易失性存储器单元的漏极端而预充电位线。在步骤250，利用连接到预充电的漏极端的感测放大器，测量流经待读取的非易失性存储器单元的电流，这个步骤会在每个感测放大器都具有足够的感测裕度时发生。图3显示预充电位线及利用连接到其它位线的接地及感测放大器来测量数据的示例性流程图。非易失性存储器单元M100、M101、M102及M103在同一列，且都具有连接到共用字线的栅极。图中所显示的单元仅为较大虚拟接地阵列的非易失性存储器单元的一部份。电路302、304、312及314代表Y通过及主位线电路。图3具体显示执行非易失性存储器单元M100及M103之一的读取操作。为了执行读取操作，与电路304连接的位线将非易失性存储器单元M100的源极连接到接地电位，与电路302连接的位线将非易失性存储器单元M100的漏极连接到感测放大器308，与电路312连接的位线将非易失性存储器单元M103的源极连接到接地电位，与电路314连接的位线将连接于非易失性存储器单元M103漏极的位线连接到感测放大器318。预充电电路并未明确显示在图3中，其可为感测放大器的一部份或与感测放大器分开。在非易失性存储器单元M100及M103漏极充分预充电后，感测放大器308测量电流I200，以决定存储在非易失性存储器单元M100中的数据值，且本文档来自技高网...

【技术保护点】
一种非易失性存储器电路，包含：虚拟接地阵列，包含排列成多个行及多个列的多个非易失性存储器单元，每个该非易失性存储器单元包含：栅极、第一载流端（ｃｕｒｒｅｎｔｃａｒｒｙｉｎｇｔｅｒｍｉｎａｌ）以及第二载流端；切换电路， 耦合于该非易失性存储器单元的该载流端及感测放大器，该载流端与参考电位及预充电电位相连；以及控制逻辑电路，该控制逻辑电路在响应读取指令时，控制该切换电路及该虚拟接地阵列，并将该参考电位提供给该虚拟接地阵列中的第一及第二非易失性存储器单 元的该载流端中的一端，和将该预充电电位提供该第一及该第二非易失性存储器单元的该载流端的另一端，以降低与该读取指令相关的漏电流；以及感测放大器，测量流经该虚拟接地阵列中的该第一及该第二非易失性存储器单元的电流，以响应该读取指令。

【技术特征摘要】
US 2005-11-18 11/282,5411.一种非易失性存储器电路，包含虚拟接地阵列，包含排列成多个行及多个列的多个非易失性存储器单元，每个该非易失性存储器单元包含栅极、第一载流端(current carrying terminal)以及第二载流端；切换电路，耦合于该非易失性存储器单元的该载流端及感测放大器，该载流端与参考电位及预充电电位相连；以及控制逻辑电路，该控制逻辑电路在响应读取指令时，控制该切换电路及该虚拟接地阵列，并将该参考电位提供给该虚拟接地阵列中的第一及第二非易失性存储器单元的该载流端中的一端，和将该预充电电位提供该第一及该第二非易失性存储器单元的该载流端的另一端，以降低与该读取指令相关的漏电流；以及感测放大器，测量流经该虚拟接地阵列中的该第一及该第二非易失性存储器单元的电流，以响应该读取指令。2.如权利要求1所述的一种非易失性存储器电路，其中该虚拟接地阵列中的该第一及第二非易失性存储器单元位于该多个列的同一列。3.如权利要求1所述的一种非易失性存储器电路，其中该虚拟接地阵列中的该第一及第二非易失性存储器单元位于该多个列的同一列，并以多个行中至少两行分隔。4.如权利要求1所述的一种非易失性存储器电路，其中该虚拟接地阵列中的该第一及第二非易失性存储器单元位于该多个列的同一列，以及其中在响应该读取指令时，流经该虚拟接地阵列中的该第一及该第二非易失性存储器单元的该电流包含流经该虚拟接地阵列中的该第一非易失性存储器单元的第一电流及流经该虚拟接地阵列中的该第二非易失性存储器单元的第二电流，该第一电流及该第二电流在同一列中以相反方向流动。5.如权利要求1所述的一种非易失性存储器电路，其中该虚拟接地阵列中的该第一及第二非易失性存储器单元在该多个行的不同行。6.如权利要求1所述的一种非易失性存储器电路，其中该虚拟接地阵列中的该第一及第二非易失性存储器单元的所述这些载流端之一是该第一及第二非易失性存储器单元的漏极端，以及该第一及第二非易失性存储器单元的所述这些载流端的另一端为该第一及第二非易失性存储器单元的源极端。7.如权利要求1所述的一种非易失性存储器电路，更包含多个位线，与该切换电路以及该虚拟接地阵列耦合；其中，为响应该读取指令，在所述多个位线中，只有与该第一及第二非易失性存储器单元的所述这些载流端的所述另一端连接的位线与该预充电电位耦合。8.如权利要求1所述的一种非易失性存储器电路，其中该参考电位是地。9.如权利要求1所述的一种非易失性存储器电路，更包含多个感测放大器，与该切换电路耦合。10.如权利要求1所述的一种非易失性存储器电路，其中该非易失性存储器单元在电荷捕捉材料上存储数据。11.如权利要求1所述的一种非易失性存储器电路，其中该非易失性存储器单元在浮动栅极材料上存储数据。12.如权利要求1所述的一种非易失性存储器电路，其中该非易失性存储器单元在奈米结晶材料上存储数据。13.一种操作非易失性存储器单元的虚拟接地阵列的方法，该非易失性存储器单元的该虚拟接地阵列排列成多个列及多个行，每个非易失性存储器单元包含栅极、第一载流端及第二载流端，该方法包含为响应读取指令耦合该虚拟接地阵列中的第一及第二非易失性存储器单元的所述这些载流端之一与参考电位；通过耦合该第一及第二非易失性存储...

【专利技术属性】
技术研发人员：林永丰，林俞伸，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]