用于测试用于具有可独立寻址的子单元的数据存储装置的数据导引逻辑的方法和设备制造方法及图纸

通过提供用于存储器阵列存储位置的每一可寻址子单元的数据总线通道来测试存储器阵列的Ｉ／Ｏ中的读取和写入数据导引逻辑。每一总线通道连接到比较器的数据输入。ＢＩＳＴ控制器通过所述写入导引逻辑将测试模式写入到所述存储器，且并行读取所述测试模式以测试所述写入导引逻辑。所述ＢＩＳＴ控制器并行地将测试模式写入到所述存储器，并通过所述读取导引逻辑读取所述测试模式以测试所述读取导引逻辑。在两种情况下，专用于每一总线通道的单独比较器检验所述子单元数据在所述数据总线通道与存储器存储位置子单元之间适当移位。所述比较器在正常操作期间被有效停用以防止逻辑门切换。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体涉及处理器的领域，且明确地说涉及一种测试存储器阵列接口中的数据 导引逻辑的方法。
技术介绍
微处理器在多种多样的应用中执行计算操作。处理器可充当例如服务器或台式计算 机的固定计算系统中的中央或主处理单元。高执行速度通常对于此类台式处理器是合乎 需要的。另外，处理器日益部署在例如膝上型计算机和个人数字助理(PDA)等移动计 算机中，且部署在例如移动电话、全球定位系统(GPS)接收器、便携式电子邮件客户 端等嵌入式应用中。在此类移动应用中，除了高执行速度外，低功率消耗和小尺寸通常 也被认为是合乎需要的。通常，计算机程序被写入，似乎执行所述计算机程序的计算机具有非常大量(理想 地是无限量)的快速存储器。常见的现代处理器通过使用存储器类型的层级来模拟所述 理想状况，每一存储器类型具有不同速度和成本特性。层级中的存储器类型从顶级的非 常快且非常昂贵到较低级中的渐慢但较经济的存储装置类型变化。 一种常见的处理器存 储器层级可包括顶层处的处理器中的寄存器(门)；后面是一个或一个以上芯片上高速缓 冲存储器(SRAM);可能的芯片外高速缓冲存储器(SRAM);主存储器(DRAM);磁 本文档来自技高网...

【技术保护点】
一种测试插入在具有Ｎ个数据通道的数据总线与包括多个存储位置的存储器阵列之间的接口的写入数据导引逻辑的方法，每一存储位置包括Ｎ个对应可寻址子单元，所述方法包括，对于每一存储位置：　将第一数据模式写入到至少Ｎ－１个子单元；　将不同于所述第一数据模式的第二数据模式从Ｎ个总线通道中的一者通过所述写入数据导引逻辑写入到所述Ｎ个子单元中的非对应一者；　使用所有Ｎ个总线通道读取所有Ｎ个子单元；以及　对于每一子单元，将从所述阵列读取的数据与写入到所述子单元的所述相应第一或第二数据模式进行比较。

【技术特征摘要】
【国外来华专利技术】US 2006-3-3 11/367,9591. 一种测试插入在具有N个数据通道的数据总线与包括多个存储位置的存储器阵列之间的接口的写入数据导引逻辑的方法，每一存储位置包括N个对应可寻址子单元，所述方法包括，对于每一存储位置将第一数据模式写入到至少N-1个子单元；将不同于所述第一数据模式的第二数据模式从N个总线通道中的一者通过所述写入数据导引逻辑写入到所述N个子单元中的非对应一者；使用所有N个总线通道读取所有N个子单元；以及对于每一子单元，将从所述阵列读取的数据与写入到所述子单元的所述相应第一或第二数据模式进行比较。2. 根据权利要求1所述的方法，其中将第一数据模式写入到至少N-l个子单元包括使 用所有N个数据总线通道将第一数据模式写入到所有N个子单元。3. 根据权利要求1所述的方法，其进一步包括对于每一存储位置重复所述测试N-1次， 每次将所述第二数据模式写入到所述存储位置的不同子单元。4. 根据权利要求3所述的方法，其进一步包括对于所述存储器阵列中的每一存储位置 重复所述测试。5. 根据权利要求1所述的方法，其中对从所述阵列读取的所述数据与写入到所述子单 元的所述相应第一或第二数据模式进行比较包括独立地对从每一子单元读取的所 述数据并行地与写入到所述子单元的所述第一或第二数据模式进行比较。6. 根据权利要求5所述的方法，其中并行地对所述数据进行比较包括，对于每一子单 元，将从所述阵列读取的所述数据和所述相应第一或第二数据模式引导到N个比较 器中的一者。7. 根据权利要求l所述的方法，其进一步包括，在写入所述第一数据模式之后通过 所述写入导引逻辑将不同于所述第一数据模式的第二数据模式从第一 M个总线通 道写入到所述N个子单元中的M个子单元，其中M是N的整数因子。8. 根据权利要求7所述的方法，其进一步包括对于每一存储位置重复所述测试N/M次， 每次将所述第二数据模式通过所述写入数据导引逻辑从所述第一 M个总线通道写 入到所述存储位置的所述N个子单元中的不同M个子单元。9. 根据权利要求l所述的方法，其进一步包括，在非测试模式中，将固定输入引导到 在测试模式中执行数据比较的比较器电路，以防止所述比较器电路在所述非测试模 式中响应于存储器阵列数据读取而切换。10. —种测试插入在包括多个存储位置的存储器阵列与具有N个对应数据通道的数据总 线之间的接口的读取数据导引逻辑的方法，每一存储位置包括N个可寻址子单元， 所述方法包括，对于每一存储位置使用所有N个数据总线通道写入测试数据模式，所述测试数据模式包括用于除了 处于测试中的一子单元外的N-l个子单元的第一数据模式，和用于处于测试中的一 子单元的第二数据模式；通过所述读取导引逻辑在所述N个总线通道的非对应一者上连续读取N-1个子单 元；以及对从所述阵列读取的所述子单元数据与写入到所述子单元的所述相应第一或第 二数据模式进行比较。11. 根据权利要求10所述的方法，其进一步包括对于每一存储位置重复所述测试N-l 次，每次将所述第二数据模式写入到不同的子单元。12. 根据权利要求11所述的方法，其进一步...

【专利技术属性】
技术研发人员：拉克希米康德马米莱蒂，阿南德克里希纳穆尔蒂，克林特韦恩芒福德，桑贾伊B帕特尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]