存储器装置制造方法及图纸

本发明专利技术公开了一种存储器装置，包括一存储器阵列，一状态缓存器以及一安全缓存器。存储器阵列具有多个存储器区域，各存储器区域是独立进行存取控制的。状态缓存器耦接至存储器阵列，状态缓存器包括至少一保护位用以指示对应保护位的此些存储器区域至少其中之一的一写入保护状态。安全缓存器耦接至存储器阵列与状态缓存器，安全缓存器包括至少一缓存器保护位，至少一缓存器保护位是可编程为一存储保护状态，以防止状态缓存器的至少一保护位的状态改变。存储器装置复位之前，缓存器保护位将持续维持于存储保护状态。

【技术实现步骤摘要】

本专利技术是有关于一种存储器装置，且特别是有关于一种可用以保 护数据不被更改的非易失性存储器装置。
技术介绍
非易失性存储器是广泛地应用于各种存储胞设计中，常见的种类如只读存储器(read only memory)及闪存(flash memory)等。 一般 而言，非易失性存储装置的存取(access)控帝U，是通过中央处理单元(CPU)或微处理器(Processor)等计算机系统所执行，所谓的存取， 是对于非易失性存储器进行读取、写入、擦除以及覆写等指示命令。 当电源停止供应时，非易失性存储器仍可以维持所储存数据不变，换 句话说，非易失性存储器经由程序化之后，只能通过电气信号强行擦 除所储存的数据，不然，非易失性存储器会持续的维持所储存的数据 不变。另外，当电源恢复供应之后，非易失性存储器才能通过各种的 存取控制以更改所储存的数据。非易失性存储器的应用范围相当广泛， 可应用于电子设备的储存装置中，诸如数字相机、音乐播放器及行动 电话等，或是应用于系统存储器，诸如计算机系统、个人数字助理(PDA)及电话等。以非易失性存储器应用于计算机系统的基本输入/输出系统(Basic Input Output System)的存储器为例。基本输入/输出系统扮演硬件与操 作系统沟通的角色，当执行开机命令时，操作系统通过执行基本输入/ 输出系统的程序代码，才能正确地启动，因此，基本输入/输出系统在 没有电源供应的时候，需能使得所储存的程序代码的数据维持不变， 故非易失性存储器常设置于计算机系统的主机板(motherboard)上， 用以储存基本输入/输出系统的程序代码，以使得计算机系统能正确地 启动。如上所述之例，基本输入/输出系统存储器的大小储如是16M字节或是32M字节，基本输入/输出系统存储器可视为多个连续的存储器区 域。典型的存储器区域例如是64K字节，此时一个16M字节的基本输 入/输出系统存储器具有32个存储器区域。基本输入/输出系统存储器 可用以储存多种数据，例如是开机程序代码(boot codes)、周边 (peripheral)的随插即用数据(plug and play data)及计算机系统序号 (serial number)等。若基本输入/输出系统存储器的数据不经意地遭到 异常的更改或覆写，将使得计算机系统无法正常的开启。因此，为了 确使计算机系统运作无虞，如何保护基本输入/输出系统存储器的数据 或是非易失性存储器的数据，以防止不经意地遭到异常的更改或覆写， 乃业界所致力的课题之一。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种存储器装置，通过一 缓存器保护位持续地维持一保护区域为一闭锁状态，直到存储器装置 复位，以防止数据遭到异常的更改或覆写。根据本专利技术的第一方面，提出一种存储器装置，包括一存储器阵 列、 一状态缓存器以及一安全缓存器。存储器阵列具有多个存储器区 域，各存储器区域是独立进行存取控制。状态缓存器耦接至存储器阵 列，状态缓存器包括至少一保护位用以指示对应保护位的此些存储器 区域至少其中之一的一写入保护状态。安全缓存器耦接至存储器阵列与状态缓存器，安全缓存器包括至少一缓存器保护位，至少一缓存器 保护位可编程为一存储保护状态，以防止状态缓存器的至少一保护位 的状态改变。存储器装置复位之前，缓存器保护位将持续维持于存储 保护状态。根据本专利技术的第二方面，提出一种存储器装置，包括一存储器阵 列以及一安全缓存器。存储器阵列包括多个存储器区域，各存储器区 域是独立进行存取控制。安全缓存器耦接至存储器阵列，安全缓存器 包括至少一缓存器保护位，至少一缓存器保护位是可编程为一存储保 护状态，以防止此些存储器区域的至少其中之一区域遭到写入。存储器装置复位之前，缓存器保护位将持续维持于存储保护状态。根据本专利技术的第三方面，提出一种存储器装置，包括一存储器阵 列、 一状态缓存器以及一安全缓存器。存储器阵列包括多个存储器区 域。状态缓存器耦接至存储器阵列，状态缓存器包括至少一保护位， 用以指示对应保护位的此些存储器区域的至少一对应区域的一保护状 态。安全缓存器耦接至存储器阵列与状态缓存器，安全缓存器包括至 少一缓存器保护位，至少一缓存器保护位是可编程为一存储保护状态， 以防止状态缓存器的至少一保护位的状态改变。为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例， 并配合所附图式，作详细说明如下。附图说明图1绘示依照本专利技术的一实施例的存储器装置的方块图。图2绘示依照本专利技术的一实施例的存储器装置的多个存储器区域 及其保护区域的示意图的一例。图3绘示依照本专利技术的 意图。图4绘示依照本专利技术的 意图。图5绘示依照本专利技术的 及其保护区域的示意图。主要组件符号说明10:存储器装置 100:存储器阵列 105:存储器区域 200:状态缓存器 210:区域保护位 220:状态缓存器写入保护位 300:安全缓存器一实施例的存储器装置的状态缓存器的示 一实施例的存储器装置的安全缓存器的示 一实施例的存储器装置的多个存储器区域310:写入闭锁位 320:读取闭锁位 330:安全指示位 340:安全保护位具体实施方式本专利技术是以非易失性存储器应用于计算机系统的基本输入/输出系 统的存储器为例做说明，然而亦不限于此。本实施例的存储器装置，通过一缓存器保护位(register protection bit)来保护存储器装置或部分 存储器区域(memory block)中所储存的数据，以防止有意或无意地遭 到异常的更改或覆写。当存储器装置进入复位(reset)、电源开启 (power-on)或电源关闭(power-off)等事件之前，缓存器保护位会持 续维持存储器装置于一存储保护状态(memory-protection state)。请参照图1，其绘示依照本专利技术的一实施例的存储器装置的方块 图。存储器装置IO包括一存储器阵列100、 一状态缓存器200及一安 全缓存器300。存储器阵列100具有多个存储器区域105，各存储器区 域105是独立进行存取控制的，例如是写入或读取。在一实施例中， 存储器装置10包括一状态缓存器200，耦接至该存储器阵列100及该 状态缓存器200。状态缓存器200具有一个或多个保护位，在一实施例 中，是利用一区域保护位210作为此保护位。状态缓存器200的区域 保护位210可用以指示存储器区域105为一写入保护状态。也就是说， 通过决定区域保护位的数值，可以定义存储器阵列100受保护而不被 存取的保护区域的大小。请参照图2，其绘示依照本专利技术的一实施例的存储器装置的多个存 储器区域及其保护区域的示意图的一例。当区域保护位210的数值为 0010时，可防止最上面两个存储器区域(第30及31个存储器区域) 被写入。相仿地，当区域保护位210的数值为0101时，最上面十六个 存储器区域(第16至31个存储器区域)是定义为保护区域，以防止 被写入。请参照图3，其绘示依照本专利技术的一实施例的存储器装置的状态缓存器的示意图。在一些实施例中，状态缓存器200具有一状态缓存器 写入保护位220，此状态缓存器写入保护位220是用以决定区域保护位 210的状态是否改变。通过定义状态缓存器写入保护位220，以致能或 非致能状本文档来自技高网...

【技术保护点】
一种存储器装置，其特征在于，包括：　一存储器阵列，包括多个存储器区域，各该多个存储器区域是独立进行存取控制的；以及　一安全缓存器，耦接至该存储器阵列，该安全缓存器包括至少一缓存器保护位，该至少一缓存器保护位可编程为一存储保护状态，以防止该多个存储器区域的至少其中之一区域遭到写入；　其中，该存储器装置复位之前，该缓存器保护位将持续维持于该存储保护状态。

【技术特征摘要】
US 2007-9-28 11/863,2541、一种存储器装置，其特征在于，包括一存储器阵列，包括多个存储器区域，各该多个存储器区域是独立进行存取控制的；以及一安全缓存器，耦接至该存储器阵列，该安全缓存器包括至少一缓存器保护位，该至少一缓存器保护位可编程为一存储保护状态，以防止该多个存储器区域的至少其中之一区域遭到写入；其中，该存储器装置复位之前，该缓存器保护位将持续维持于该存储保护状态。2、 根据权利要求1所述的存储器装置，其特征在于，该存储器装置进一步包括一状态缓存器，耦接至该存储器阵列以及该安全缓存器，该状态 缓存器包括至少一保护位，用以指示对应该保护位的该多个存储器区 域的该至少其中之一的一写入保护状态。3、 根据权利要求1所述的存储器装置，其特征在于，该状态缓存 器进一步包括至少一状态缓存器写入保护位，以防止该状态缓存器的 状态改变。4、 根据权利要求1所述的存储器装置，其特征在于，该状态缓存器进一步包括至少一区域保护位，作为该至少一保护位。5、 根据权利要求l所述的存储器装置，其特征在于，该安全缓存器进一步包括至少一写入闭锁位，作为该至少一缓存器保护位。6...

【专利技术属性】
技术研发人员：郭玉兰，李俊毅，张坤龙，洪俊雄，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]