半导体存储器制造技术

对应于使故障地址编程的冗余熔丝电路而专门设置有标准冗余线。在冗余熔丝电路中共享设置有备用冗余线。地址比较电路对由冗余熔丝电路使其编程的故障地址与存储地址进行比较，在比较结果一致时输出冗余信号。开关电路按照从选择熔丝电路输出的冗余选择信号进行切换，使对应的标准冗余线或者备用冗余线的某一个响应冗余信号而有效。通过将冗余线分类成标准冗余线和备用冗余线，能够通过简单的淡绿使各个冗余电路与多个冗余线的某一个对应。因此，能够减小进行故障补救时与不存在故障时的信号的传输延迟时间的差，并减小存取时间的差。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有用于对故障进行补救的冗余电路的半导体存储器。
技术介绍
一般半导体存储器具有冗余电路，用于对衬底中的晶格缺陷以及由于 生产工序中产生的异物而发生的故障进行补救并且提高合格率。更具体地说，DRAM等半导体存储器除了正规的字线和位线以外，还具有冗余字线 和冗余位线。并且，当在测试工序中检测到存储单元有故障的情况下，为 了将发生故障的字线和位线替换为冗余字线或冗余位线，形成在半导体存 储器中的熔丝电路会被进行编程。通过使用冗余电路对故障的存储单元进 行补救，提高半导体存储器的成品率。熔丝电路需要分别与冗余字线和冗余位线对应。此外，各熔丝电路为 了对故障地址进行编程，需要按地址的每一位设置熔丝。因此，熔丝电路 成了使半导体存储器的芯片尺寸增大的主要原因。另一方面，如果冗余字 线或冗余位线中存在故障，则对应的熔丝电路便不能使用，因而补救效率 下降。例如，专利文献1、 2等记载了通过减少熔丝电路的个数而削减芯 片面积，并通过使各个熔丝电路可对多个冗余字线或位线使用来提高补救 效率的方法。专利文献1:日本专利文献特开平6—44795号公报； 专利文献2:日本专利文献特开2000 — 11680号公报。
技术实现思路
通过采用上述方法，可使为了补救故障而使用的冗余字线或者冗余位 线的选择的自由度变高，并使补救效率得到提高。但是，为了使熔丝电路 与期望的冗余字线或者冗余位线相对应，需要复杂的虚拟电路。其结果是电路规模增加。此外，当电路的延迟变大时，使用冗余字线或者冗余位线 时的存取时间变长，半导体存储器的性能降低。本专利技术的目的在于，通过简单的电路，在不降低半导体存储器的性能 和补救效率的情况下补救故障。在本专利技术的一个方式中，单元阵列包括存储单元以及与存储单元连接 的字线和位线。标准冗余线分别对应于对故障地址进行編程的冗余熔丝电 路而专门设置。备用冗余线被设置成由冗余熔丝电路共享。地址比较电路 将冗余熔丝电路中被编程的故障地址与存储地址进行比较，在比较结果一 致时输出冗余信号。开关电路按照从选择熔丝电路输出的冗余选择信号控 制切换，使对应的标准冗余线或备用冗余线的某一个响应冗余信号而有 效。通过将冗余线分类为标准冗余线和备用冗余线，能够通过简单的开关 电路使各冗余电路对应于多个冗余线的某一个。因此，能够减小在使用冗 余线(故障的补救时)与不使用冗余线时(良品)时的信号的传输延迟时 间的差，并减小存取时间的差。即，能够通过简单的电路，在不降低半导 体存储器的性能和补救效率的情况下来补救故障。 —本专利技术的其他的方式中，存储器内核包括存储单元、用于对存储单元 进行存取而由驱动器驱动的控制线、以及用于对故障的存储单元或者故障 的控制线进行补救的多个冗余控制线。选择开关电路选择性地与所述冗余 控制线的某一个连接。冗余开关电路将所述各驱动器的输出与除了对应于 所述冗余熔丝电路中被编程的故障地址的控制线以外的控制线以及选择开 关电路相连接。即，在该方式中，采用移位冗余方式。选择熔丝电路输出 用于对选择开关电路的切换进行控制的冗余选择信号。因此，在采用移位 冗余方式的半导体存储器中，能够通过简单的冗余开关电路使冗余熔丝电 路对应于多个冗余控制线的某一个。因此，减小在使用冗余线(故障的补 救时)与不使用冗余线时(良品)时的信号的传输延迟时间的差，并减小 存取时间的差。即，能够通过简单的电路，在不降低半导体存储器的性能 和补救效率的情况下补救故障。 专利技术效果本专利技术能够通过简单的电路，在不降低半导体存储器的性能和补救效率的情况下补救故障。 附图说明图l是表示本专利技术的第一实施方式的半导体存储器的框图； 图2是示出图l所示的行译码器的详细构成的框图； 图3是示出图1所示的列译码器的详细构成的框图4是示出图2所述的冗余字译码器和图3所示的冗余列译码器的详 细构成的电路图5是示出第二实施方式的半导体存储器的框图； 图6是示出第三实施方式的半导体存储器的框图； 图7是示出第四实施方式的半导体存储器的框图8是示出图7所示的行译码器的详细构成的框图9是示出图7所示的列译码器的详细构成的框图IO是示出本专利技术的第五实施方式的半导体存储器的框图ll是示出图IO所示的行译码器的详细构成的框图12是示出图IO所示的列译码器的详细构成的框图13是示出第六实施方式的半导体存储器的框图14是示出第七实施方式的半导体存储器的框图。具体实施例方式下面，通过附图对本专利技术的实施方式进行说明。图中以虚线示出的信 号线由多根信号线所构成。另外，虚线连接出来的框的一部分由多个电路 构成。对传输信号的信号线使用与信号名相同的标号。图中的双重圆表示 外部端子。图1示出了本专利技术的第一实施方式的半导体存储器。半导体存储器 MEM例如是具有动态存储单元的DRAM。存储器MEM包括命令输入部 10、地址输入部12、数据输入部14、冗余熔丝部16、 18、地址比较部 20、 22、阵列控制部24、选择熔丝部26、 28、以及存储器内核24。命令输入部10接受由命令端子CMD提供的命令CMD (外部存取命令)，并将接收到的命令CMD输出给阵列控制部24。在本实施方式中， 读出命令、写入命令、以及刷新命令作为命令CMD提供给命令输入部 10。地址输入部12接受由地址端子AD提供的外部地址AD，将接受到的 外部地址AD作为行地址(高位地址)和列地址CAD (低位地址)输出给 存储器内核30。外部地址AD表示进行存取的存储单元MC。行地址RAD 用于选择字线WL。列地址CAD用于选择位线BL、 /BL。行地址RAD和 列地址CAD由地址端子AD同时提供。数据输入输出部14在进行读出动作时经由数据总线DB将从存储器内 核30输出的读出数据输出给数据端子DT (DT0-7)，在进行写入动作时 将通过数据端子DT接受的写入数据经由数据总线DB输出给存储器内核 30。数据端子DT是读出数据和写入数据所共享的端子。冗余熔丝部16具有用于分别对表示故障的字线WL的冗余行地址 RRAD1 — 2进行编程的两个冗余烙丝电路17。冗余熔丝部18具有用于分 别对表示故障的位线BL、 /BL的冗余列地址RCAD1—2进行编程的两个 冗余熔丝电路19。因此，本实施方式的存储器MEM最多能够对四个故障 进行补救。地址比较部20具有用于分别对地址端子AD接受的行地址RAD与冗 余行地址RRAD1—2进行比较的地址比较电路21。地址比较电路21在比 较结果一致时分别将行冗余信号RRED 1—2激活。地址比较部22具有用 于分别对通过地址端子AD接受的列地址CAD与冗余列地址RCAD1—2 进行比较的地址比较电路23。地址比较电路22在比较结果一致时分别将 列冗余信号CRED1—2激活。阵列控制部24为了执行存储器内核30的存取动作，响应命令CMD 并输出用于对单元阵列ARY进行存取的控制信号CNT。控制信号CNT包 括用于选择字线WL的字线控制信号WLZ;用于激活读出放大器SA的 读出放大器控制信号SAZ;用于选择列开关的列线控制信号CLZ;以及用 于对位线BL、 /BL进行预充电的预充电控制信号PREZ等。选择熔丝部26具有选择熔丝电路27，该选择熔丝电路用于分别针对是否将后述的图2表示的标准冗余字线RWL本文档来自技高网...

【技术保护点】
一种半导体存储器，其特征在于，包括：　单元阵列，具有存储单元、以及与存储单元连接的字线和位线；　多个冗余熔丝电路，对多个故障地址分别进行编程；　标准冗余线，分别对应于所述冗余熔丝电路而专门设置，用于对故障进行补救；　 备用冗余线，被设置为由所述冗余熔丝电路共享，用于对故障进行补救；　多个地址比较电路，分别对应于所述冗余熔丝电路而设置，将所述冗余熔丝电路中被编程的故障地址与存储地址进行比较，在比较结果一致时分别输出冗余信号；　开关电路，响应所述 冗余信号，使对应的标准冗余线或者所述备用冗余线中的某一个有效；以及　选择熔丝电路，输出用于对所述开关电路的切换进行控制的冗余选择信号。

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储器，其特征在于，包括单元阵列，具有存储单元、以及与存储单元连接的字线和位线；多个冗余熔丝电路，对多个故障地址分别进行编程；标准冗余线，分别对应于所述冗余熔丝电路而专门设置，用于对故障进行补救；备用冗余线，被设置为由所述冗余熔丝电路共享，用于对故障进行补救；多个地址比较电路，分别对应于所述冗余熔丝电路而设置，将所述冗余熔丝电路中被编程的故障地址与存储地址进行比较，在比较结果一致时分别输出冗余信号；开关电路，响应所述冗余信号，使对应的标准冗余线或者所述备用冗余线中的某一个有效；以及选择熔丝电路，输出用于对所述开关电路的切换进行控制的冗余选择信号。2. 根据权利要求1所述的半导体存储器，其特征在于，包括 寄存器，可改写地保存有多个故障地址；以及故障地址选择部，将所述各个冗余熔丝电路中被编程的故障地址或者 所述寄存器中保存的对应的故障地址的某一个输出给所述各地址比较电 路。3. 根据权利要求1所述的半导体存储器，其特征在于，所述半导体存 储器包括编程控制电路，按照从半导体存储器的外部提供的编程信息而输 出用于对所述选择熔丝电路进行编程的电信号。4. 根据权利要求1所述的半导体存储器，其特征在于， 所述标准冗余线和所述备用冗余线是用于对故障的字线进行补救的冗余线。5. 根据权利要求1所述的半导体存储器，其特征在于，所述半导体存 储器包括多个冗余线，用于对故障的位线进行补救；以及 冗余列开关，分别与所述冗余位线连接，所述标准冗余线和所述备用冗余线是传输所述冗余开关的开/关的列线 控制信号的冗余列线。6. —种半导体存储器，其特征在于，包括存储器内核，包括存储单元、用于对存储...

【专利技术属性】
技术研发人员：小林广之，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]