半导体存储器装置及其字线升压方法制造方法及图纸

一种半导体存储器装置，其特征在于，包括： 多个静态存储单元，在多列的一对位线和多行的字线的各个交叉部上，连接在上述一对位线和上述字线上； 多个存储单元阵列块，把上述多行的字线沿该字线的纵向分割成多个，在每个所分割的字线上，对多个上述存储单元的配置区域进行块分割而形成； 共用的第一被升压线，用于对上述多个存储单元阵列块内的全部字线进行升压； 升压用电容器，具有连接在上述第一被升压线上的正极端； 开关装置，连接在电源线和上述升压用电容器的上述正极端之间； 升压控制装置，输出导通驱动上述开关装置而对上述升压用电容器进行预充电的预充电控制信号和使上述升压用电容器的负极端的电位发生变化的升压驱动信号； 开关装置，连接在电源线和上述升压用电容器的上述正极端之间，用以按照上述预充电控制信号进行ＯＮ驱动； 第二被升压线，设在每个上述存储单元阵列块中； 块选择电路，设在每个上述存储单元阵列块中，根据块地址信号选择一个上述存储单元阵列块； 行选择电路，设在每个上述存储单元阵列块中，根据行地址信号选择一条字线， 使由上述块选择电路所选择的一个上述存储单元阵列块内的，由上述行选择电路所选择的一条上述字线经过上述第一、第二被升压线而升压。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及静态随机存取存储器等半导体存储器装置。更详细地说，涉及使字线升压而扩大存储到存储单元中的数据的振幅的的改进。在半导体存储器装置中，存储在存储单元中的数据会受到α射线或噪声的破坏。这种数据破坏容易在存储在存储单元中的数据的振幅即「H」电平节点的电压与「L」电平节点的电压之差较小的情况下发生。这样，在对半导体存储器装置的低电压工作的要求增高的近年来，该影响变得显著起来。日本专利特开昭58-169958中披露了在所加电源电压等制约的范围内进一步提高存储单元的数据的振幅的技术。下面参照附图说明图1和图2来说明该现有技术。图1表示现有的静态RAM的升压电路。在该图中，存储单元10由四个N沟道MOSFET(以下称为NMOS晶体管)T20～T23和高阻负载R1、R2构成。多个存储单元10布置成矩阵状，各个存储单元10同字线WL和位线对BL、/BL(BL条)相连接。字线WL为例如256个存储单元10连接成一行的长度，存在例如512条。位线对BL、/BL是用于相对于存储单元10写入、读出数据的线，位线对BL、/BL分别存在例如1024条。数据总线DB、/DB通过由被列选择信号Y、/Y所控制的晶体管T14～T17构成的列门12连接到上述位线对上。位线负载晶体管T18、T19连接在未图示的电源和位线对BL、/BL之间。P沟道MOSFET(以下称为PMOS晶体管)和NMOS晶体管T10～T13构成写入电路14。由PMOS晶体管T8、NMOS晶体管T9所构成的反向器是字线驱动器16，反向器的数量与字线WL数相同。该字线驱动器16由来自行选择解码器18的输出所驱动。升压控制电路20由PMOS晶体管T1、T3、T4和NMOS晶体管T2、T5、T6以及延迟电路22所构成。升压电路24由升压用电容器C1和PMOS晶体管T7所构成。下面参照图2的时序图来说明现有技术的动作。在图1中，在进行数据写入存储单元10时，允许写入信号/WE成为低电平，把写入信号IN、/IN输入由晶体管T10、T11或晶体管T13、T12所构成的写入电路14，以使写入信号IN成为逻辑「L」、写入信号/IN成为逻辑「H」。在此情况下，如图2所示的那样，当写入信号IN成为逻辑「L」时，数据总线/DB被提升到电源线的电压Vdd上。当构成列门12的PMOS晶体管、NMOS晶体管并联连接时，位线负载晶体管为PMOS晶体管，因此，位线/BL被大致提升到Vdd上。另一方面，输入升压控制电路20的允许写入信号/WE通过构成反向器的晶体管T1、T2被反向，而成为允许写入信号WE，提供给晶体管T4、T5。允许写入信号/WE成为由延迟电路22进行预定时间延时的信号/WEd，而提供给晶体管T3、T6的栅极。晶体管T3～T6构成NOR门，仅在信号/WE和信号/WEd都为逻辑「L」时，节点D变为逻辑「H」。而且，晶体管T7在节点D为逻辑「L」时变为导通，把升压用电容器C1进行充电到电源电压Vdd。因此，当节点D为逻辑「H」时，晶体管T7关断，给字线驱动器16提供把升压用电容器C1的充电电压加到节点D的电位上的电压即电源电压Vdd以上的电位。由此，字线WL的电位X在写入完成之后，一次性地提升到Vdd以上的电压电平上。由此，存储单元10中的节点B的电压在写入完成之后急速提升到Vdd。在上述的现有技术中，由于在字线驱动器16的正电源输入直接升压信号而使字线WL升压，因而，升压电路24就需要非常大容量的被升压线来进行升压，就存在写入电路14的规模非常大，布线面积增大、消耗电流增大的问题。在现有技术中，还存在下述问题升压控制电路20检出信号/WE的上升边即写入完成的波形而产生升压脉冲，因此，在信号/WE成为「L」固定状态，即在连续的写入周期中地址信号和输入数据发生变化的情况下，不进行升压工作。在现有技术中，还存在下述问题在写入完成之后，即在/WE信号从逻辑「L」变到逻辑「H」之后，进行字线的升压。由此，在写入结束之后，不能进行位线对的预充电和均衡工作，从写入周期转换到读出周期的时间非常长。为了降低被升压线的容量，本申请人提出了日本专利特开平4-212788中所公开的技术。根据该现有技术，如该公报的图21所示的那样，把字线沿该字线的纵向分成多个，在每个被分割后的多个字线上使用对存储单元的配置区域进行块分割而形成的多个存储单元阵列块。把上述公报的图5所示的升压电路配置在每个块中，通过根据块选择信号所选择的一个升压电路，来对每个块实施升压工作。根据日本专利特开平4-212788中所公开的技术，需要准备与块数同样数量的包括升压电容器的升压电路，则升压电路的布线面积从整体上看反而增大了。在日本专利特开昭62-28516、62-28517中揭示了把存储单元的配置区域进行块分割的半导体存储器装置，但在这些公报中未对升压进行全部公开。因此，本专利技术的目的是提供一种，能够降低被升压线的容量而成为低耗电量并且缩小升压电路的布线面积而实现小型化。本专利技术的另一个目的是提供一种半导体存储器装置，通过在升压用电容器的预充电结束之后开始升压工作，能够防止因预充电不足而引起的误动作。本专利技术的另一个目的是提供一种半导体存储器装置，能够通过字线的升压来降低数据破坏，并缩短从写入周期转换到读出周期的时间。本专利技术的另一个目的是提供一种半导体存储器装置，能够在行地址变化时、和/或数据变化时、和/或到写入周期以后时，和/或到读出周期以后时，确实地使字线升压。根据本专利技术的半导体存储器装置的一个方案，其特征在于，包括多个静态存储单元，在多列的一对位线和多行的字线的各个交叉部上，连接在上述一对位线和上述字线上；多个存储单元阵列块，把上述多行的字线沿该字线的纵向分割成多个，在每个所分割的字线上，对多个上述存储单元的配置区域进行块分割而形成；共用的第一被升压线，用于对上述多个存储单元阵列块内的全部字线进行升压；升压用电容器，具有连接在上述第一被升压线上的正极端；开关装置，连接在电源线和上述升压用电容器的上述正极端之间；升压控制装置，输出导通驱动上述开关装置而对上述升压用电容器进行预充电的预充电控制信号和使上述升压用电容器的负极端的电位发生变化的升压驱动信号；开光装置，连接在电源线和上述升压用电容器的上述正极端之间，用以按照预充电控制信号进行ON驱动；第二被升压线，设在每个上述存储单元阵列块中；块选择电路，设在每个上述存储单元阵列块中，根据块地址信号选择一个上述存储单元阵列块；行选择电路，设在每个上述存储单元阵列块中，根据行地址信号选择一条字线，使由上述块选择电路所选择的一个上述存储单元阵列块内的，由上述行选择电路所选择的一条上述字线经过上述第一、第二被升压线而升压。根据本专利技术，从块分割后的存储单元阵列块中选择一个块，使留在该选择的块内的长度的字线升压。由此，升压时的负载容量仅由所选择的块内的字线和第一、第二被升压线的布线容量承担。这样，在进行高效的升压的同时能够防止消耗电流的增加。由于减少了被升压线的布线容量，升压用电容器的容量可以较小。在此，升压用电容器可以与多个存储单元阵列块共用，而不需要设置在每个块中。由此，就能缩小包含该升压用电容器的升压电路的布线面积。通过确实地进行升压工作，就能在低电源电压下减少数据破坏，确保较本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，其特征在于，包括多个静态存储单元，在多列的一对位线和多行的字线的各个交叉部上，连接在上述一对位线和上述字线上；多个存储单元阵列块，把上述多行的字线沿该字线的纵向分割成多个，在每个所分割的字线上，对多个上述存储单元的配置区域进行块分割而形成；共用的第一被升压线，用于对上述多个存储单元阵列块内的全部字线进行升压；升压用电容器，具有连接在上述第一被升压线上的正极端；开关装置，连接在电源线和上述升压用电容器的上述正极端之间；升压控制装置，输出导通驱动上述开关装置而对上述升压用电容器进行预充电的预充电控制信号和使上述升压用电容器的负极端的电位发生变化的升压驱动信号；开关装置，连接在电源线和上述升压用电容器的上述正极端之间，用以按照上述预充电控制信号进行ON驱动；第二被升压线，设在每个上述存储单元阵列块中；块选择电路，设在每个上述存储单元阵列块中，根据块地址信号选择一个上述存储单元阵列块；行选择电路，设在每个上述存储单元阵列块中，根据行地址信号选择一条字线，使由上述块选择电路所选择的一个上述存储单元阵列块内的，由上述行选择电路所选择的一条上述字线经过上述第一、第二被升压线而升压。2.根据权利要求1所述的半导体存储器装置，其特征在于，上述升压控制装置，通过使上述预充电控制信号变化来关闭上述开关装置，在结束了上述升压用电容器的预充电之后，通过使上述升压驱动信号变化，而提高上述升压用电容器的上述负极端的电位，经过上述第一、第二被升压线，使所选择的一条上述字线升压。3.根据权利要求1或2所述的半导体存储器装置，其特征在于，上述升压控制装置，通过使上述升压驱动信号变化而降低上述升压用电容器的上述负极端的电位，在所选择的一条上述字线的升压结束之后，通过使上述预充电控制信号变化而接通上述开关装置，而使上述升压用电容器的预充电开始。4.根据权利要求1至3中任一项所述的半导体存储器装置，其特征在于，进一步设置检出上述行地址信号的变化的地址转换检出装置；上述升压控制装置根据来自上述地址转换检出装置的检出信号，使上述预充电控制信号和上述升压驱动信号变化。5.根据权利要求1至4中任一项所述的半导体存储器装置，其特征在于，进一步设置检出写入上述存储单元的数据的变化的数据转换检出装置；上述升压控制装置根据来自上述数据转换检出装置的检出信号，使上述预充电控制信号和上述升压驱动信号变化。6.根据权利要求1至5中任一项所述的半导体存储器装置，其特征在于，进一步设置检出允许写入信号的变化的允许写入信号转换检出装置；上述升压控制装置根据来自上述允许写入信号转换检出装置的检出信号，使上述预充电控制信号和上述升压驱动信号变化。7.根据权利要求6所述的半导体存储器装置，其特征在于，上述升压控制装置，根据允许写入信号通过仅在写入周期中使上述升压驱动信号变化，而提高上述升压用电容器的上述负极端的电位，经过上述第一、第二被升压线，使所选择的一条上述字线升压。8.根据权利要求6所述的半导体存储器装置，其特征在于，上述升压控制装置根据由上述允许写入信号转换检出装置检出上述允许写入信号的上升边和下降边时的检出信号，而在写入周期及读出周期双方中，使上述预充电控制信号和上述升压驱动信号变化。9.根据权利要求1至8中任一项所述的半导体存储器装置，其特征在于，上述升压控制装置根据用于在一定的通电期间中激活上述字线的自动断电信号，而在上述通电期间内，通过上述升压驱动信号，而提高上述升压用电容器的上述负极端的电位，经过上述第一、第二被升压线，使所选择的一条上述字线升压。10.根据权利要求1至9中任一项所述的半导体存储器装置，其特征在于，上述升压控制装置包括升压/非升压切换电路，在电源电压变到预定电压以上时，通过上述升压驱动信号来降低上述升压用电容器的上述负极端的电位，使上述字线的升压工作失活。11.根据权利要求1至10中任一项所述的半导体存储器装置，其特征在于，上述升压控制装置包括限幅装置，当电源电压变为预定电压以上时，限制上述升压驱动信号的电压振幅。12.一种半导体存储器装置，其特征在于，包括多个静态存储单元，在多列的一对位线和N×n行的子字线的各个交叉部上，连接在上述一对位线和上述子字线上；多个存储单元阵列块，把上述子字线沿该子字线的纵向分割成多个，在每个所分割的子字线上，对上述存储单元的配置区域以行方向进行块分割为多个而形成；N行主字线，设在多个上述存储单元阵列块中，通过激活任一条而可以选择n条上述子字线；共用的第一被升压线，用于对上述多个存储单元阵列块内的全部子字线进行升压；升压用电容器，具有连接在上述第一被升压线上的正极端；开关装置，连接在电源线和上述升压用电容器的上述正极端之间；升压控制装置，输出导通驱动上述开关装置而对上述升压用电容器进行预充电的预充电控制信号和使上述升压用电容器的负极端的电位发生变化的升压驱动信号；开关装置，连接在电源线和上述升压用电容器的上述正极端之间...

【专利技术属性】
技术研发人员：宫下幸司，熊谷敬，德田泰信，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：