具有辅助存储器的半导体存储装置制造方法及图纸

一种半导体存储器，包括：一个存储单元阵列，该阵列包括被配置成一个矩阵的多个存储单元，所述存储单元能够被写入数据和读出数据；一个读／写装置；被串联配置的多个辅助数据存储装置，其中的第一装置被连接到存储单元阵列，所述辅助数据存储装置的每个存储存储单元阵列中的部分数据；多个数据输出装置，其每个被连接到辅助数据存储装置的一个上；多个外部数据总线，其每个被连接到数据输出装置中的一个上；所述数据输出装置的每个能够单独地向相应的外部数据总线输出存储在辅助数据存储装置中的数据。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体存储装置，特别涉及一种具有能够以高速向外部单元输出所存储数据并由动态随机存取存储器(DRAM)构成的一个主存储器的半导体存储装置。为了改善对存储装置进行访问的效率，可以考虑为主存储装置的DRAM增加一个由寄存器等构成的附加存储装置，一旦存储在主存储装置中的数据被传输给该辅助存储装置，该数据即被从所述辅助存储装置传输给一个外部单元。这种半导体存储装置主要被用于存储计算机图形中的图象数据。近年来，不仅在计算机辅助设计、而且在图象生成和视频游戏方面，两维计算机图形被迅速地演变成三维计算机图形。现在需要生成具有较大真实性图象的能力。改善图形表示真实性的一种方法是结构映象，它根据目标来描绘图形或图案。无论在哪种情况下，都需要具有较高性能和较低价格的计算机图形系统。为了实现上述目的，在三维计算机图形系统中，使用装备有用于能够灵活和有效使用绘图数据、与隐藏面处理相关的Z-坐标数据和结构数据的辅助存储装置的高速和高性能存储装置，并通过并行处理实现高速性能。附图说明图1的方框图示出了用于实现上述目的相关技术存储装置的一个例子。在图1中，标号101表示一个读/写缓冲器(RWBUF)，102表示一个主存储器，例如由一个DRAM构成的存储单元阵列，103表示一个辅助存储器(AUXMEM)，104表示一个读出缓冲器(RBUF)。读/写缓冲器101将来自外部电路的输入数据传输给存储单元阵列102或将存储在存储单元阵列102中的数据输出给外部电路。存储单元阵列102存储从读/写缓冲器101传送的数据并将所存储的数据通过读/写缓冲器101输出给外部电路，或将所述数据通过读出放大器和传输门(图1未示出)传输给辅助存储器。图1中的标号S10是一个用于控制存储在存储单元阵列中部分数据、例如是存储在存储单元阵列102中数据行宽向辅助存储器103传输的控制信号。辅助存储器103一次存储通过读出放大器来自存储单元阵列102的数据并响应来自外部电路的读出请求经过读出缓冲器104输出所存储的数据给外部电路。在这个例子中，辅助存储器103的容量等于存储单元阵列102的一行和例如由寄存器或高速缓存构成。读出缓冲器104响应来自外部的请求将存储在辅助存储器103中的数据输出给外部电路。在图1所示的存储装置中，数据的读和写通常是通过读/写缓冲器101执行的。例如由行译码器选择的数据行宽的部分数据被从辅助存储器103的存储单元阵列102中传输并经过读出缓冲器104输出给外部。图2示出了存储单元阵列102和辅助存储器103部分电路构成的例子。在图2中，标号102a表示图1所示存储单元阵列102的一部分，这里例如是具有由被连接到4个字线W0、W1、W2和W3、8个位线B00、B01、B11、B10、B20、B21、B30和B31的16个存储单元形成并被配置成一个矩阵所形成的折线位线的存储单元阵列，101表示读/写缓冲器(RWBUF)，103表示一个辅助存储器(AUXMEM)，104表示一个读出缓冲器(RBUF)，105表示一个读出放大电路(S/A)，106表示一个传输门(TG)。S20和S21表示读出放大电路105的驱动信号线，M20和M21表示辅助存储装置103的驱动信号线，DD0和DD1表示读/写缓冲器101的输入/输出数据线，C20表示传输门106的控制信号线，DA0和DA1表示辅助存储器103的输出数据线，AD0、AD1、AD2和AD3表示存储单元阵列102a的数据输入/输出控制信号线，和AA0、AA1、AA2和AA3分别表示辅助存储器103的数据输出控制信号线。下面，解释数据输入和输出、数据向辅助存储装置103的传输以及根据图2所示辅助存储装置103的数据输出操作。在这个例子中，存储在存储单元阵列102中的数据、例如是数据的行宽通过保持一个高电平的行地址被选择。通过在关闭传输门106的同时操作读出放大电路105，被选择的数据将被锁存在读出放大电路105中。然后，传输门106被打开和锁存在读出放大电路105中的一个行宽被传输给辅助存储装置103。此后，通过再次关闭传输门106，从存储单元阵列102a到辅助存储器103的一个行宽的传输被完成。在数据传输之后，存储单元阵列102a和辅助存储器103能够独立工作。例如，在三维图象数据中，通过将结构数据传输给辅助存储器103和单独从绘图数据中访问它或处理Z-坐标数据，所述存储器可以被高速和高效应用。在上述的存储装置中，只提供了一个辅助存储器103，所以只能够存储存储单元阵列102a的一个行宽数据，这样限制了数据传输速度的改善，当希望提供多个辅助存储器以实现高速数据传输时，由于设计方案的限制，提供与读出放大器数量相同的辅助存储单元是很困难的，通常，首先布置列选择器，然后，与多个读出放大器相一致地配置寄存器。数据传输数量的增加和被传输位数量的减少导致存储器访问效率方面的退化。本专利技术的一个目的是提供一个具有用于通过配置多个辅助存储器实现高存储器访问效率和使存储器芯片的尺寸最小化的辅助存储器的半导体存储装置。根据本专利技术的第一个方面，提供了一种半导体存储装置，包括一个存储单元阵列，该阵列包括多个能够被写入和读出数据并被配置成一个阵列的存储单元；读/写装置，用于相对于所选择的阵列读出和写入数据；串联配置的多个辅助数据存储装置，所述多个辅助数据存储装置的第一装置被连接到存储单元阵列，和多个辅助数据存储装置中的每一个存储在存储单元阵列中存储的部分数据；多个数据输出装置，所述数据输出装置中的每一个被连接到辅助数据存储装置中的一个上；和多个外部数据总线，所述外部数据总线中的每一个被连接到数据输出装置中的一个上；其中，数据输出装置中的每一个能够单独输出在相应辅助数据存储装置中存储的数据给相应的数据总线。根据本专利技术的第二个方面，提供了一种半导体存储装置，包括一个存储单元阵列，该阵列包括能够被写入和读出数据并被配置成多个字线和多个位线阵列的多个存储单元；读/写装置，用于读和写由所选择字线和所选择位线寻址的所选择存储单元的数据；多个串联配置的辅助数据锁存器，所述多个辅助数据锁存器中的第一辅助数据锁存器被连接到存储单元阵列上，和辅助数据锁存器中的每一个存储所选择存储单元阵列字线区段的数据；多个数据输出装置，其中的每一个输出装置被连接到相应的辅助数据锁存器上；和多个外部数据总线，其中的每一个外部数据总线被连接到相应的数据输出装置上；其中，每一个数据输出装置能够单独地向相应的外部数据总线输出存储在相应辅助数据锁存器中的数据。根据本专利技术，存储在主存储器中的数据被经过例如所述传输装置传输给辅助存储器并被辅助存储器一次存储。另外，存储在辅助存储器中的数据被经过例如数据输出缓冲器输出给外部单元。利用这种方式，在抑制存储器芯片尺寸增加的同时，数据传输速率和数据访问效率可以被增加，半导体存储装置的性能可以被改善。通过下面结合附图对本专利技术最佳实施例的描述，本专利技术上述和其它的目的和特性将会变得更加清楚，其中图1的方框图示出了相关技术半导体存储装置的结构；图2的电路图示出了图1所示存储装置的一个例子；图3示出了根据本专利技术第一实施例的半导体存储装置结构；图4的电路图示出了图3所示存储装置的一个例子；图5A到5I示出了图4所本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括： 存储单元阵列，包括能够从中读出和向其写入被设置成一个矩阵的数据的多个存储单元； 读／写装置，用于相对于所选择的存储单元读出和写入数据； 多个串联配置的辅助数据存储装置，所述多个串联配置的辅助数据存储装置中的第一个装置被连接到所述存储单元阵列，和辅助数据存储装置中的每一个存储部分存储在所述存储单元阵列中的数据； 多个数据输出装置，所述数据输出装置中的每一个被连接到辅助数据存储装置的一个上；和 多个外部数据总线，所述外部数据总线中的每一个被连接到数据输出装置的一个上；其中 数据输出装置的每一个能够单独地向相应的外部数据总线输出存储在相应辅助数据存储装置中的数据。

【技术特征摘要】
【国外来华专利技术】JP 1996-8-20 218842/961.一种半导体存储装置，包括存储单元阵列，包括能够从中读出和向其写入被设置成一个矩阵的数据的多个存储单元；读/写装置，用于相对于所选择的存储单元读出和写入数据；多个串联配置的辅助数据存储装置，所述多个串联配置的辅助数据存储装置中的第一个装置被连接到所述存储单元阵列，和辅助数据存储装置中的每一个存储部分存储在所述存储单元阵列中的数据；多个数据输出装置，所述数据输出装置中的每一个被连接到辅助数据存储装置的一个上；和多个外部数据总线，所述外部数据总线中的每一个被连接到数据输出装置的一个上；其中数据输出装置的每一个能够单独地向相应的外部数据总线输出存储在相应辅助数据存储装置中的数据。2.如权利要求1所述的半导体存储装置，其特征是除最后一个装置以外的所述辅助数据存储装置中的每一个都能够将所存储的数据传输给下一个辅助数据存储装置。3.如权利要求1所述的半导体存储装置，其特征是所述多个辅助数据存储装置存储用于一个计算机图形的结构映象数据。4.如权利要求1所述的半导体存储装置，其特征是所述数据输出装置中的每一个具有至少两个能够并行输出数据的子输出缓冲器。5.一种半导体存储装置，包括一个存储单元阵列，包括多个能够被写入和读出被配置成多个字线和多个位线组成的一个矩阵的数据的存储单元阵列；读/写装置，用于读出和写入由所选...

【专利技术属性】
技术研发人员：谷口一雄，宫林正幸，山口裕司，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]