本发明专利技术公开了一种提高了备用存储单元阵列的替换效率的半导体存储器件。备用行地址判定电路为不同的存储体输出备用行选择信号，在为用一个备用存储单元阵列来替换某个存储体的字线使故障存储单元的行地址已经被编入程序时，备用行选择信号不会被输出给其它存储体。（*该技术在2018年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及一种含有多个存储体并具有备用字线与备用位线的半导体存储器件。在一个具有多个存储单元阵列的半导体存储器件中，如果某个存储单元阵列中的存储单元发生故障，补偿故障存储单元之功能的方法是，用事先准备好的备用存储单元阵列来替换含有故障存储单元的行。附图说明图1是现有技术中的此种半导体存储器件结构的框图。现有技术中的该半导体存储器件含有4个存储单元板。这些存储单元板分别含有正规存储单元阵列11A1、11A2、11A3、11A4和备用存储单元阵列13A1、13A2、13A3、13A4。在现有技术的这个例中还采用了一个共享读出放大器系统，其中，读出放大器15A1、15A2、15A3、15A4及15A8被从左到右的存储单元板共享。此外，在每个存储单元板中，数据的读写是通过备用字线驱动器14A1-14A4、正规行解码器12A1-12A4、及备用行地址判定电路16A1-16A4来完成的。正规行解码器12A1-12A4激活由地址信号21所指定的地址字线。当备用行选择信号22A1-22A4激活，各备用字线驱动器14A1-14A4激活连接于备用存储单元阵列13A1-13A4的字线。被判定为有故障的存储单元的地址已被事先编入程序。当由地址信号21指定的地址与这些被编入程序的地址相吻合时，备用行地址判定电路16A1-16A4分别激活备用行选择信号22A1-22A4。虽然除地址信号21以外还有别的信号被输入到备用行地址判定电路16A1-16A4中，但出于简化描述的考虑，这些信号不在这里描述。下面参照图2对备用行地址判定电路16A1的电路图加以解释。备用行地址判定电路16A1含有n沟道金属氧化物半导体场效应晶体管(MOSFET)421-429、熔断元件431-439、p沟道MOSFET 31、反相器33、p沟道MOSFET 32、n沟道MOSFET 34A、p沟道MOSFET 37A、及反相器35A和36A。补偿地址信号411-419分别连接于n沟道MOSFET 421-429的栅极。补偿地址信号411-419是指含有由地址信号21指定的行地址的信号，并且其中行地址的每一位都已被反相。在结点54与每个n沟道MOSFET 421-429之间提供了熔断元件431-439，熔断元件431-439的熔断是用一束激光来切断。当备用行地址判定电路的预充电信号51激活时，p沟道MOSFET 31导通，并对结点54进行预充电。反相器33和p沟道MOSFET 32一起保持在稳定电平上的结点54的电势，并将结点54的电势反相，以及将反相结果输出。当备用行选择信号寄存电路52A激活，n沟道MOSFET 34A打开，并把反相器33的输出结果输入到反相器35A。当备用行选择信号的预充电信号53A激活时，p沟道MOSFET 37A对反相器35A的输入端进行预充电。反相器35A和36B都保持通过n沟道MOSFET 34A传递过来的电势，它们将该电势进行反相，并把反相结果作为备用行选择信号22A1输出。下面结合图1和图2对现有技术中的该半导体存储器件的运行加以说明。首先，在半导体存储器件的底片检查过程中，如果发现某个故障存储单元，根据故障存储单元地址的行地址和行地址的每一位都反相的一个信号，熔断元件431-439中的必要元件将被切断，以此来对故障存储元件的地址进行编程和存储。故障存储元件被备用存储元件替换的实现过程是这样的，备用行地址判定电路的预充电信号51和备用行选择信号的预充电信号53A首先激活，接着，结点54和反相器35A的输入端被预充电到一个固定的电压值。然后，如果补偿地址信号411-419与事先已被编入程序的行地址相吻合，那么，已经在先前被p沟道MOSFET 31充电的结点54保持在被预充电的电压，而不放电，因为相应地址的熔断元件已被切断。之后，备用行选择信号22A1被备用选择信号寄存信号52A的激活所激活，从而备用字线驱动器14A1激活，而与备用存储单元阵列13A1连接的字线激活。正规字线在同时被反激活，图中未给出。如果由被输入的地址信号21所指定的行地址与事先被编入程序的行地址不相吻合，备用行地址判定电路16A1中的数据读写操作照常进行。在此情况下，所有的正规行解码器12A1-12A4按照地址信号21所指定的行地址运行，所有正规存储单元阵列11A1-11A4的正规字线激活。备用行地址判定电路16A2-16A4的运行方式与备用行地址判定电路16A1相同，在此不另做说明。在现有技术的这个半导体存储器件中，能够被备用行地址判定电路16A1-16A4所替换的正规字线并不仅限于一个存储单元板上的那些，可以是4个存储单元板中的任何一个上的正规字线。例如，如果正规存储单元阵列11A2的地址被编程于备用行地址判定电路16A1中，备用行地址判定电路16A1可以使正规存储单元阵列11A2的一个正规字线被备用存储单元阵列13A1替换。所以，备用行地址判定电路16A1-16A4可以替换任何一个存储单元板上的正规字线，它所导致的备用结构是每4个板有4个备用字线。因此，即使是4个故障存储单元集中于某一个存储单元板上，它们都可以被替换。相比于没有采用该方法、在每个板上只有一个字线的备用结构，此方法的替换效率更高。此方法尤其适用于故障存储单元的出现发生偏置的情况。在按现有技术制作的含有多个存储单元板的半导体存储器件中，通过将这些多个存储单元板分成多个存储体进行一种隔层操作，能够获得更快的数据存取速度，，所谓存储体是指进行数据读取的一个单位。下面就一个按这种方式构成的半导体存储器件中的备用存储单元进行说明。图3所示的是一个具有双存储体结构的半导体存储器件的框图，它是这种现有技术的一个实例。在图3的4个存储单元板中，左边的两个板被分配在存储体A，右边的两个板被分配在存储体B，换言之，存储体A含有正规存储单元阵列11A1和11A2、备用存储单元阵列13A1和13A2，存储体B含有正规存储单元阵列11B1和11B2、备用存储单元阵列13B1和13B2。由于正规存储单元阵列11A2和11B1属于不同的存储体，它们各自的字线可以被同时选择。所以，这两个正规单元阵列不能共享同一个读出放大器，因而读出放大器15A9和15B1被提供给两个不同的存储单元板。在此现有技术的半导体存储器件中，备用行地址判电路16A1只能要么替换存储体A中正规存储单元阵列11A1的字线，要么替换存储体A中正规存储单元阵列11A2的字线。其原因是，如果利用备用行地址判定电路16A1使备用存储单元阵列13A1被存储体B中正规存储单元阵列11B1的某个字线所替换，就会出现问题。这种问题的出现是因为有时会发生这种情况，当正规存储单元阵列11A1的一个存储单元被选择时，共享读出放大器15A1的正规存储单元阵列11A1和备用存储单元阵列13A1会同时激活。所以，当具有与图1所示的结构相同的存储单元阵列结构的半导体存储器件被按图3所示的那样分成两个存储体时，可以被一个备用行地址判定电路所替换的存储单元板的数量减了一半。因此具有图3所示结构的半导体存储器件的备用结构是每两个板具有两个备用字线，与图1所示的每4个板具有4个备用字线的备用结构相比，这种结构的替换效率下降。换言之，当现有技术被应用于上述的一个半导体本文档来自技高网...
【技术保护点】
一种半导体存储器件，其特征在于，它含有：多个存储体，所述存储体又进一步包括：含有多个存储单元的存储单元阵列、用来替换所述存储单元阵列中存在故障的存储单元的字线的备用存储单元阵列；多个备用行地址判定电路，所述备用行地址判定电路中事先存 储有存在故障存储单元的字线的行地址、和存在故障存储单元的存储体的地址，当存在故障存储单元的字线的行地址被地址信号所指定时，所述的备用行地址判定电路为每个所述存储体输出备用行选择信号以激活所述备用存储单元阵列。
【技术特征摘要】
JP 1997-5-27 136887/971.一种半导体存储器件，其特征在于，它含有多个存储体，所述存储体又进一步包括含有多个存储单元的存储单元阵列、用来替换所述存储单元阵列中存在故障的存储单元的字线的备用存储单元阵列；多个备用行地址判定电路，所述备用行地址判定电路中事先存储有存在故障存储单元的字线的行地址、和存在故障存储单元的存储体的地址，当存在故障存储单元的字线的行地址被地址信号所指定时，所述的备用行地址判定电路为每个所述存储体输出备用行选择信号以激活所述备用存储单元阵列。2.如权利要求1所述的半导体存储器件，其特征在于，所述的每个备用行地址判定电路还包括用来按多个熔断元件的切断或不切断来存储存在故障存储单元的字线的行地...
【专利技术属性】
技术研发人员：高井康浩，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。