【技术实现步骤摘要】
本专利技术涉及一种多值只读存储器(ROM)，具有的多个存储单元的每一个能够进行N个(N＝1，2，3...)信息存储，尤其是涉及能够执行高读出速度操作的多值只读存储装置。在一个ROM装置中，如果N个信息存储在每一个存储单元中，其存储容量就会变得大于传统的ROM装置。为了满足这一要求，最近已经发展了具有其每一个存储N个信息的存储单元的多值ROM装置。在已有技术中的四值ROM装置包括的存储单元的每一个存储两比特信息(信息的4片)，为了执行读操作，当地址送到装置时，三种门限电压加到该选择的字线。所以，需要用于产生三种门限电压的三个时间周期来实现一次读出存取，因此降低了操作速度.而且装置的传感放大器可被错误地由小噪声操作。此外，装置的集成度将会被劣变.这将在下面详述。注意到有可能提供多个比较器用于把来自所选择的存储器的读出电压和多个在一个时刻预置的电平相比较，这样就能够增加读出操作的速度(见日本专利JP-A-61-117796)。但是，这就要求增强传感放大器的灵敏度，由于传感放大器必须放大在电位中的小的差值。而且，用于预置电平的该比较器和电压产生电路将减低集成度。本专利技术的目的是提供一个多值的ROM装置，例如一个能够高速读出操作而不降低集成度的四值ROM装置。根据本专利技术，在一个多值只读存储装置中，每一个用于存储对应N个门限电平的N(N＝3，4...)个信息状态的多个存储单元被接到多条字线，并且用于存储所说的N个信息状态的多个基准存储器单元被接到一条基准字线。一个字线选择电路选择字线之一并选择基准字线，以便使得在选择的字线和在所说的基准字线的电压逐渐地增加...
【技术保护点】
一个多值只读存储装置，包括： 多条字线（ＷＬ０、ＷＬ１、…）； 连接到所说的字线的多个存储器单元（Ｃ↓［００］、Ｃ↓［１０］、…），每一个用于存储对应Ｎ个门限电压（ＶＴ０、ＶＴ１、…）的Ｎ（Ｎ＝３，４…）个信息状态的多个存储单元； 一条基准字线（ＷＬＲ′）； 多个基准存储器单元（ＲＣ０′、ＲＣ１′、…），连接到所说的基准字线，用于存储所说的Ｎ个信息状态； 一个字线选择电路（２′－１，２′－２），连接到所说的字线和所说的基准字线，用于选择所说的字线之一和选择所说的基准字线； 一个电压产生电路（６′），连接到所说的字线选择电路，用于逐渐地增加在选择的所说的字线之一的电压和在所说的基准字线的电压； 第一传感放大器电路（４－１），连接到所说的存储器单元，用于放大所说的存储单元所选之一的电压； 第二传感放大器电路（４－２），连接到所说的基准存储器单元，用于放大所说的基准存储单元的电压； 一个锁存定时产生电路（５４′），连接到所说的第二传感放大器电路，用于根据所说的第二传感放大器电路的输出信号（ＳＡ′、ＳＡ′、…）产生锁存定时信号（ＬＴ０、ＬＴ...
【技术特征摘要】
JP 1997-2-27 44128/971.一个多值只读存储装置，包括多条字线(WL0、WL1、...)；连接到所说的字线的多个存储器单元(C00、C10、...)，每一个用于存储对应N个门限电压(VT0、VT1、...)的N(N＝3，4...)个信息状态的多个存储单元；一条基准字线(WLR＇)；多个基准存储器单元(RC0＇、RC1＇、...)，连接到所说的基准字线，用于存储所说的N个信息状态；一个字线选择电路(2＇-1，2＇-2)，连接到所说的字线和所说的基准字线，用于选择所说的字线之一和选择所说的基准字线；一个电压产生电路(6＇)，连接到所说的字线选择电路，用于逐渐地增加在选择的所说的字线之一的电压和在所说的基准字线的电压；第一传感放大器电路(4-1)，连接到所说的存储器单元，用于放大所说的存储单元所选之一的电压；第二传感放大器电路(4-2)，连接到所说的基准存储器单元，用于放大所说的基准存储单元的电压；一个锁存定时产生电路(54＇)，连接到所说的第二传感放大器电路，用于根据所说的第二传感放大器电路的输出信号(SA＇、SA＇、...)产生锁存定时信号(LT0、LT1、...)；一个锁存电路(50＇、51＇、...)，连接到所说的锁存定时产生电路和所说的第一传感放大器电路，用于根据所说的锁存定时信号锁存所说的第一传感放大器电路的一个输出信号(SA0、SA1、...)；和一个编码器电路(55＇)，连接到所说的锁存电路，用于根据所说的锁存电路的输出信号(L0、L1、...)产生输出的数据(D0、D1、...)。2.根据权利要求1的装置，其中所说的电压产生电路包括一个RC延迟电路(61，62)。3.一个多值只读存储装置，包括多条第一字线(VVL0、WL1、...)；第一基准字线(WLR)；连接到所说的字线、包括一个第一多个存储器单元(C00、C10、...)的第一存储器阵列(1＇-1)，每一个用于存储对应N个门限电压(VT0、VT1、...)的N(N＝3，4...)个信息状态，和多个第一基准存储器单元(RC0、RC1、...)，连接到所说的第一基准字线，用于存储所说的N个信息状态；多条第二字线(WL0＇、WL1＇、...)；第二基准字线(WLR＇)；连接到所说的字线、包括一个第二多个存储器单元(C00＇C10＇...)的第二存储器单元阵列(1＇-2)，每一个用于存储对应N个门限电压的N个信息状态，和多个第二基准存储器单元(RC0＇、RC1＇、...)，连接到所说的第二基准字线，用于存储所说的N个信息状态；一个第一字线选择电路(2＇-1)，连接到所说的第一字线和所说的第一基准字线；一个第二字线选择电路(2＇-2)，连接到所说的第二字线和所说的第二基准字线；一个电压产生电路(6＇)，连接到所说的第一和第二字线选择电路，用于逐渐地增加在选择的所说的第一和第二字线之一的电压和在所说的第一和第二基准字线的电压；第一传感放大器电路(4-1)，连接到所说的第一存储器单元阵列，用于放大所说的第一存储单元和所说的第一基准存储器单元所选之一的电压；第二传感放大器电路(4-2)，连接到所说的第二存储器单元阵列，用于放大所说的第二存储器单元和所说的第二基准存储单元所选之一的电压；一个锁存定时产生电路(54＇)，连接到所说的第一和第二传感放大器电路，用于根据所说的第一和第二传感放大器电路之一的输出信号(SA0、SA0＇、SA1、SA1＇、...)产生锁存定时信号(LT0、LT1、...)；一个锁存电路(50＇、51＇、...)，连接到所说的锁存定时产生电路和所说的第一和第二传感放大器电路，用于根据所说的锁存定时信号锁存所说的第一和第二传感放大器电路之一的一个输出信号(SA0、SA1、SA0＇、SA1＇...)；和一个编码器电路(55＇)，连接到所说的锁存电路，用于根据所说的锁存电路的输出信号(L0、L1、...)产生输出的数据(D0、D1、...)。4.根据权利要求3的装置，其中所说的控制信号被送到所说的第一和第二字线选择电路，所说的锁存定时产生电路和所说的锁存电路；当所说的控制信号处在一个第一状态时，所说的第一字线选择电路选择所说的第一字线之一，所说的第二字线选择电路选择所说的第二基准字线，所说的锁存定时产生电路根据所说的第二传感放大器电路的输出信号产生所说的锁存定时信号，并且所说的锁存电路锁存所说的第一传感放大器电路的输出信号；当所说的控制信号处在一个第二状态时，所说的第一字线选择电路选择所说的第一基准字线，所说的第二字线选择电路选择所说的第二字线之一，所说的锁存定时产生电路根据所说的第一传感放大器电路的输出信号产生所说的锁存定时信号，并且所说的锁存电路锁存所说的第二传感放大器电路的输出信号。5.根据权利要求3的装置，其中所说的电压产生电路包括一个RC延迟电路(61，62)。6.根据权利要求4的装置，其中所说的锁存定时产生电路包括多个传送门电路(5400、5403...)，连接到所说的第一和第二传感放大器电路，用于当所说的控制信号处于第一状态时传送所说的第二传感放大器电路的输出信号，而当所说的控制信号处于第二状态时传送所说的第一传感放大器电路的输出信号；多个第一逻辑电路(5412、5413...)，每一个连接到两个所说的传送门电路，并当所说的两个传送门电路的输出信号彼此不相同时产生所说的锁存定时信号之一；一个第二逻辑电路(5414)，连接到所说的传送门电路之一，用于当所说的传送门电路之一的输出被改变时产生所说的锁存定时信号之一。7.根据权利要求4的装置，其中所说的锁存定时产生电路包括多个传送门电路(5400、5403...)，连接到所说的第一和第二传感放大器电路，用于当所说的控制信号处于第一状态时传送所说的第二传感放大器电路的输出信号，而当所说的控制信号处于第二状态时传送所说的第一传感放大器电路的输出信号；多个第一逻辑电路(5412、541 3、5414...)，每一个连接到所说的传送门电路之一，并当所说...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。