在低压应用中减小栅电容的增强字线驱动器制造技术

一种适于在集成电路如具有电压升高的闪速存储器装置中使用的增强字线驱动器电路，它包括一负载减小电路。响应于升高的电压，该负载减小电路将被取消选择的增强字线驱动器（２１０）的栅电容负载与升压发生器（２０６）相去耦。容性负载的减小降低了能耗，并缩短了存储器装置的电压升高时间。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在集成电路存储器装置，特别是包括读取模式过程中用一升高的电压供电的字线驱动器的存储器装置中使用具有限流驱动能力的电源如充电泵供电的字线驱动器。能够降低能耗和具有较快的操作速度是集成电路设计中的持续发展趋势。较低的电压通常产生较低的能耗。标准中提出集成电路的电源电压低于目前常用的5V。例如，作为标准提出的低供电电压所规定的工作范围大约为2.7V-3.6V。另外，甚至提出更低的供电压标准。低压范围缺少重要应用所需要的电压。例如，在半导体存储器装置如闪速EEPROM或ROM中，字线可以在4V或更高的读取电位下工作。供电电压升高电路包括在集成电路中以提供芯片所需的电压。这样的升压电路已限定了电流的驱动能力，因此，也就限定了设备的速度。升压电路的性能还受到电容，包括寄生电容和取决于该升高电压的驱动器的电容的限制。在升压过程中，电容延时了升压操作和增加了升压电路所需的电能。电容的一些主要来源是阱电容，耦合电容，氧化物电容和结电容。因此，就希望提供一种与集成电路一起使用的电路，该集成电路通常能够减小电容，特别是在升压操作过程中降低所升高电压源上的容性负载。本专利技术公开的增强字线驱动器能够减小升压应用的电容。低压应用的电容通过该增强的字线驱动器中的负载减小电路被减小，并能够在包含一存储器阵列的集成电路中实现。特别是在升高电压源输出值时，该负载减小电路减小了由被取消选择的字线驱动器放置在升高电压源上的容性负载。该字线驱动器电路包括一电压源，一驱动器电路，一反馈电路和一负载减小电路。该电压源提供一第一电压。该驱动器电路具有一输入端，两个电源输入端和一输出端。该输出端与一字线相连接。该第一电源输入端与电压源连接。在选择模式中，该字线驱动器电路将该字线与第一电源输入端相连接。在被取消选择模式中，该字线驱动器电路将该字线与第二电源输入端相连接。该反馈电路具有一输入端，一输出端和一电源输入端。该反馈电路的输入端与驱动器电路的输出端相连接。该反馈电路的电源输入端与电压源相连接。该负载减小电路具有一输入端，一输出端和一控制输入端。该负载减小电路的输入端与反馈电路的输出端相连接。该负载减小电路的输出端与驱动器电路的输入端相连接。在被取消选择模式中，该负载减小电路减小了电压源中驱动器电路的容性负载。在本专利技术的第二实施例中，一种集成电路的存储器装置包括一存储器阵列，数个地址输入端，一电压源，一解码器和数个与电压源相连接的字线驱动器电路，其中许多字线驱动器电路是被取消选择的，一个或几个字线驱动器电路在设定访问该阵列时被选择。该存储器阵列具有数个与阵列中存储器单元相连接的字线。数个地址输入端适于接收阵列中的识别所选择的存储器单元的地址。该电压源提供一电压。解码器选择一所选择的字线驱动器电路。被取消选择的字线驱动器电路容性地加载在电压源上。在数个字线驱动器电路中的一个或更多个字线驱动器电路分别包括一驱动器电路，一反馈电路和一负载减小电路。该驱动器电路具有一输入端，两个电源输入端和一个输出端。该输出端与一字线相连接。第一电源输入端与电压源相连接。在选择模式中，该字线驱动器电路将该字线与第一电源输入端相连接。在被取消选择模式中，该字线驱动器电路将该字线与第二电源输入端相连接，该第二电源输入端通常接收大地电位或其它参考电位。该反馈电路具有一输入端，一输出端和一电源输入端。该反馈电路的输入端与驱动器电路的输出端相连接。该反馈电路的电源输入端与电压源相连接。该负载减小电路具有一输入端，一输出端和一控制输入端。该负载减小电路的输入端与反馈电路的输出端相连接。该负载减小电路的输出端与驱动器电路的输入端相连接。该负载减小电路减小了电压源中驱动器电路的容性负载。在本专利技术的第三实施例中，一字线驱动器电路包括一电压源，一驱动器电路，一反馈电路和一负载减小电路。该驱动器电路包括一P沟道晶体管和一N沟道晶体管。该P沟道晶体管包括一栅极端子，一与电压源相连接的第一端子，和一用于与一字线相连接的第二端子。该N沟道晶体管包括一栅极端子，一第一端子，和一与P沟道晶体管的第二端子相连接的第二端子。在选择模式中，该字线驱动器电路将该字线与电压源相连接。在被取消选择模式中，该字线驱动器电路将该字线与N沟道晶体管的第一端子的参考电位相连接。该反馈电路包括一P沟道晶体管。该P沟道晶体管包括一与驱动器电路的N沟道晶体管的第二端子相连接的栅极端子，一与电压源相连接的第一端子，和一与驱动器电路的P沟道晶体管的栅极端子相连接的第二端子。该负载减小电路包括一N沟道晶体管。该N沟道晶体管包括一控制端子，一与反馈器电路的P沟道晶体管的第二端子相连接的第一端子，和一与驱动器电路的N沟道晶体管的栅极端子相连接的第二端子。在被取消选择模式中，该负载减小电路减小了电压源中驱动器电路的容性负载。在本专利技术的第四实施例中，一种集成电路的存储器装置包括一存储器阵列，数个地址输入端，一电压源，一解码器和数个与电压源相连接的字线驱动器电路，其中许多字线驱动器电路是被取消选择的，一个或几个字线驱动器电路在设定访问该阵列时被选择。该存储器阵列具有数个与阵列中存储器单元相连接的字线。数个地址输入端适于接收阵列中的识别所选择的存储器单元的地址。解码器选择一所选择的字线驱动器电路。被取消选择的字线驱动器电路容性地加载在电压源上。在数个字线驱动器电路中的字线驱动器电路分别包括一驱动器电路，一反馈电路和一负载减小电路。该驱动器电路包括一P沟道晶体管和一N沟道晶体管。该P沟道晶体管包括一栅极端子，一与电压源相连接的第一端子，和一用于与一字线相连接的第二端子。该N沟道晶体管包括一栅极端子，一第一端子，和一与P沟道晶体管的第二端子相连接的第二端子。在选择模式中，该字线驱动器电路将该字线与电压源相连接。在被取消选择模式中，该字线驱动器电路将该字线与N沟道晶体管的第一端子的参考电位相连接。该反馈电路包括一P沟道晶体管。该P沟道晶体管包括一与驱动器电路的N沟道晶体管的第二端子相连接的栅极端子，一与电压源相连接的第一端子，和一与驱动器电路的P沟道晶体管的栅极端子相连接的第二端子。该负载减小电路包括一N沟道晶体管。该N沟道晶体管包括一控制端子，一与反馈器电路的P沟道晶体管的第二端子相连接的第一端子，和一与驱动器电路的N沟道晶体管的栅极端子相连接的第二端子。在被取消选择模式中，该负载减小电路减小了电压源中驱动器电路的容性负载。而且，一种根据本专利技术在被取消选择模式中的上述字线驱动器电路降低电流能耗的方法，包括下列步骤将一驱动器电路连接于一反馈电路以使一电压源提供的电压通过该反馈电路传到被取消选择模式中的驱动器电路的输入端上；以及减小电压源上驱动器电路的容性负载。本专利技术的其它目的和效果根据查阅附图，详细描述和下面的权利要求就能明白。本专利技术的这些特征和其它特征及优点对于本领域的技术人员来说从下面结合参考附图的详细描述中将会变得更清楚，其中附图说明图1是包括本专利技术的增强字线驱动器的集成电路存储器装置的方框图。图2是图1系统中X解码器的方框图。图3是图2系统中AVX开关和增强的字线驱动器及解码器的方框图。图4是图3系统中AVX开关的简图。图5A和5B表示现有技术的字线驱动器。图6A、6B、6C和6D表示图3系统中增强的字线驱动本文档来自技高网...

【技术保护点】
一种字线驱动器电路包括： 一电压源，该电压源提供一第一电压； 一驱动器电路，该驱动器电路具有一输入端，第一电源输入端，第二电源输入端和一输出端，该输出端与一字线相连接，该第一电源输入端与电压源连接，在选择模式中，该字线驱动器电路将该字线与第一电源输入端相连接，在被取消选择模式中，该字线驱动器电路将该字线与第二电源输入端相连接； 一反馈电路，该反馈电路具有一输入端，一输出端和一电源输入端，该反馈电路的输入端与驱动器电路的输出端相连接，该反馈电路的电源输入端与电压源相连接；和 一负载减小电路，该负载减小电路具有一输入端，一输出端和一控制输入端，该负载减小电路的输入端与反馈电路的输出端相连接，该负载减小电路的输出端与驱动器电路的输入端相连接，在被取消选择模式中，该负载减小电路减小了电压源中驱动器电路的容性负载。

【技术特征摘要】
1．一种字线驱动器电路包括一电压源，该电压源提供一第一电压；一驱动器电路，该驱动器电路具有一输入端，第一电源输入端，第二电源输入端和一输出端，该输出端与一字线相连接，该第一电源输入端与电压源连接，在选择模式中，该字线驱动器电路将该字线与第一电源输入端相连接，在被取消选择模式中，该字线驱动器电路将该字线与第二电源输入端相连接；一反馈电路，该反馈电路具有一输入端，一输出端和一电源输入端，该反馈电路的输入端与驱动器电路的输出端相连接，该反馈电路的电源输入端与电压源相连接；和一负载减小电路，该负载减小电路具有一输入端，一输出端和一控制输入端，该负载减小电路的输入端与反馈电路的输出端相连接，该负载减小电路的输出端与驱动器电路的输入端相连接，在被取消选择模式中，该负载减小电路减小了电压源中驱动器电路的容性负载。2．如权利要求1所述的一种字线驱动器电路，其特征在于该负载减小电路包括一晶体管，该晶体管具有一控制端子，第一端子和第二端子，该控制端子与负载减小电路的控制输入端相连接，第一端子与负载减小电路的输入端相连接，第二端子与负载减小电路的输出端相连接。3．如权利要求2所述的一种字线驱动器电路，其特征在于该驱动器电路包括一晶体管，该驱动器电路的晶体管具有阀值电压，该负载减小电路的晶体管具有一阀值电压，负载减小电路的晶体管的阀值电压值小于驱动器电路的晶体管装置的阀值电压值。4．如权利要求1所述的一种字线驱动器电路，其特征在于负载减小电路的控制输入端与第二电压源相连接，第二电压源提供一第二电压。5．如权利要求4所述的一种字线驱动器电路，其特征在于第二电压具有一小于第一电压的数值。6．如权利要求1所述的一种字线驱动器电路，其特征在于该驱动器电路包括一反相器。7．如权利要求1所述的一种字线驱动器电路，其特征在于该反馈电路包括一晶体管。8．如权利要求1所述的一种字线驱动器电路，其特征在于该反馈电路包括一反相器。9．如权利要求1所述的一种字线驱动器电路，其特征在于第一电压是用于读取操作。10．如权利要求1所述的一种字线驱动器电路，其特征在于该电压源包括一充电泵。11．一种字线驱动器电路包括一电压源；一驱动器电路包括一P沟道晶体管；该P沟道晶体管包括一栅极端子，一与电压源相连接的第一端子，一用于与一字线相连接的第二端子；和一N沟道晶体管；该N沟道晶体管包括一栅极端子，一第一端子，一与P沟道晶体管的第二端子相连接的第二端子；其中在选择模式中，该字线驱动器电路将该字线与电压源相连接；在被取消选择模式中，该字线驱动器电路将该字线与N沟道晶体管的第一端子的参考电位相连接；一反馈电路包括一P沟道晶体管；该P沟道晶体管包括一与驱动器电路的N沟道晶体管的第二端子相连接的栅极端子，一与电压源相连接的第一端子，一与驱动器电路的P沟道晶体管的栅极端子相连接的第二端子；和一负载减小电路包括一N沟道晶体管；该N沟道晶体管包括一控制端子，一与反馈器电路的P沟道晶体管的第二端子相连接的第一端子，一与驱动器电路的N沟道晶体管的栅极端子相连接的第二端子；其中在被取消选择模式中，该负载减小电路减小了电压源中驱动器电路的容性负载。12．如权利要求11所述的一种字线驱动器电路，其特征在于该反馈电路还包括一N沟道晶体管；该N沟道晶体管包括与驱动器电路的N沟道晶体管的第二端子相连接的栅极端子，一与参考电位相连接的第一端子，一与驱动器电路的P沟道晶体管的栅极端子相连接的第二端子。13．一种集成电路的存储器装置包括一存储器阵列，它包括数个与阵列中存储器单元相连接的字线；数个地址输入端，适于接收识别所选择的阵列中的存储器单元的地址；一电压源，提供第一电压；数个字线驱动器电路，数个字线驱动器电路容性地加载在电压源上；在数个字线驱动器电路中的一个或更多个字线驱动器电路包括一驱动器电路，具有一输入端，第一电源输入端，第二电源输入端和一输出端，该输出端与一字线相连接，该第一电源输入端与电压源连接，在选择模式中，该字线驱动器电路将该字线与第一电源输入端相连接，在被取消选择模式中，该字线驱动器电路将该字线与第二电源输入端相连接；一反馈电路，...

【专利技术属性】
技术研发人员：洪俊雄，李一龙，何天行，万睿洋，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：CN[中国]