【技术实现步骤摘要】
本专利技术涉及浮置栅存储器装置，更具体地说，涉及用来以这样一种方式产生要施加到一个控制栅极上的负电压和要施加到一个源极、一个漏极或一个沟道上的正电压从而跨过存储器单元保持一个恒定电场以便感生Fowler-Nordheim隧道的电路。快闪存储器装置基于浮置栅极存储器单元的阵列，这些浮置栅极存储器单元通过偏置存储器单元编程成感生进入浮置栅极的热电子注入以增大存储器单元的阈值。而且，在多个例子中，通过偏置单元而擦除单元以从浮置栅极感生出电子的Fowler-Nordheim隧道，以便建立一个低阈值状态。一种对于擦除操作感生Fowler-Nordheim隧道的普通方法称作源极侧擦除。根据这种方法，一个负电压施加到要擦除的阵列中的单元的字线上，而一个正电压或地电压施加到源极上。这种偏置在浮置栅极与源极之间建立一个电场以感生Fowler-Nordheim隧道。在栅极接收一个负电压而源极接收一个正电压或地电压的同时，基片接地，并且漏极一般保持浮置。见由Haddad等专利技术的、发行于1991年12月31日的美国专利No.5,077,691。为了支持源极侧擦除操作，集成电路包...
【技术保护点】
对于一个带有一个控制栅极、一个浮置栅极、一个源极、一个漏极及一个沟道的非易失性存储器单元，一种联接到一个提供用来把一个负电压施加到控制栅极上和把一个正电压施加到一个包括源极、漏极和沟道之一的互补节点上的供给电压的电源上的电路，该电路包括： 一个正电压源，响应供给电压向互补节点提供一个正电压； 一个负电压源，响应供给电压向控制栅极提供一个负电压；及 一个电压调节器，联接到负电压源上和正电压源上，以响应正电压把负电压保持在一个电平处。
【技术特征摘要】
1.对于一个带有一个控制栅极、一个浮置栅极、一个源极、一个漏极及一个沟道的非易失性存储器单元，一种联接到一个提供用来把一个负电压施加到控制栅极上和把一个正电压施加到一个包括源极、漏极和沟道之一的互补节点上的供给电压的电源上的电路，该电路包括一个正电压源，响应供给电压向互补节点提供一个正电压；一个负电压源，响应供给电压向控制栅极提供一个负电压；及一个电压调节器，联接到负电压源上和正电压源上，以响应正电压把负电压保持在一个电平处。2.根据权利要求1所述的电路，其中正电压和负电压在浮置栅极与互补节点之间建立一个电场，并且调节器响应正电压保持负电压，从而电场在整个正电压值范围上基本上保持恒定。3.根据权利要求1所述的电路，其中负电压源包括一个供给泵。4.根据权利要求1所述的电路，其中正电压和负电压根据一种物理关系在浮置栅极与互补节点之间建立一个电场，并且调节器包括一个具有模拟物理关系以补偿电场在整个正电压值范围上的变化的传递函数的电路。5.根据权利要求1所述的电路，其中调节器包括一个放大器，该放大器带有一个第一输入、一个第二输入、及一个输出，第一输入联接到正电压上，第二输入联接到一个基准电位上，及输出联接到负电压源上，并且该放大器包括连接在输出与输入之间的反馈。6.根据权利要求1所述的电路，其中调节器包括一个电平移动电路，联接到负电压发生器上；一个分压器，联接在电平移动电路与一个基准电位之间，并且供给一个反馈电压；一个n沟道MOS晶体管，带有一个联接到供给电压上的漏极、一个联接到正电压上的栅极、及一个源极；一个p沟道MOS晶体管，带有一个联接到n沟道MOS晶体管的源极上的源极、一个联接到反馈电压上的栅极、及一个联接到负电压发生器上的漏极。7.根据权利要求6所述的电路，包括把p沟道MOS晶体管的漏极联接到负电压发生器上的电平移动电路。8.根据权利要求6所述的电路，其中电平移动电路包括一个齐纳二极管。9.根据权利要求6所述的电路，包括一个联接到n沟道MOS晶体管的源极上、以防止n沟道MOS晶体管的源极降到一个箝位电平以下的箝位电路。10.一种在单个半导体基片上的集成电路存储器装置，包括一个浮置栅极存储器单元阵列，带有相应控制栅极、漏极、和沟道，该阵列带有选择性联接到阵列中的存储器单元的控制栅极上的字线、和选择性联接到阵列中存储器单元的漏极上和联接到阵列中存储器单元的源极上的导电路径；和用来阅读、编程及擦除在阵列中的存储器单元的诸电路；其中用来擦除在阵列中的存储器单元的电路包括把一个负电压施加到阵列中的字线上和把一个互补电压施加到包括阵列中存...
【专利技术属性】
技术研发人员：余申林，曾辉绍，雷林万，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。