控制同步存储器内的脉冲串序列制造技术

叙述了一个为在同步存储器内控制脉冲串序列的系统和装置。在一个实施方案中，系统包括一个同步存储器及一个与该同步存储器相连接的脉冲串读器件。在一个实施方案中，脉冲串读器件被配置成去从同步存储器中检测一个数据页作为当前页，其中当前页含有一固定数目的数据字，器件进一步被配置成去锁住当前数据页，及同步读当前数据页，一次一个字。在另一实施方案中，脉冲串读器件进一步包括一个打包位。如果打包位没有被置位，则脉冲串读器件被配置为锁住当前数据页，调整字指针以指示下一个数据字，及按一顺序脉冲串读次序重复锁和调整。如果打包位被置位，则脉冲串读器件被配置为锁住当前数据页，调整字指针以指示下一个数据字，及按一非顺序脉冲串读次序重复锁和调整。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术从属于存储器器件领域，更具体而言，本专利技术涉及到非易失存储器内的顺序脉冲串读操作的技术。
技术介绍
计算机技术的进展导致微处理器运算速度日益加快，这些较快的微处理器能够运行日益加大的软件应用，而应用这些软件又需要更快、更高容量的存储器器件。同时，计算机技术的趋势是向着较小、较轻和低造价的计算机发展。在选择存储器器件时，计算机设计者经常不得不以速度来换取尺寸、造价和存储密度。有各式各样存储器器件可以被采用，每种都具有某些长处和缺点。在这些存储器器件中，闪速存储器已被证明是格外有用的。尽管闪速存储器的写和擦操作时间比较说来是长一些，但闪速存储器的非易失性及可重写性却对许多应用是期望的。例如，用闪速方式存储计算机系统的基本输入输出系统(BIOS)和引导码时，允许用户不必恢复存储介质就更新BIOS。由于闪速存储器读操作比写和擦操作快得多，闪速存储器也被用来存储“可读”(即只读)文件或者“常读”文件，例如，操作系统和应用文件可分为可读部分和读/写部分，可读部分能够直接从闪速存储器取出执行，不必等到文件从硬盘装到随机存储器(RAM)后再执行。即使对可读或很少更新的应用，闪速也面对某些挑战。例如，闪速存储器的读操作是典型异步操作，即数据是在地址提供后一段时间内从闪速存储器读出的，换言之，数据不是在响应一个时钟信号被提供的。因此，如果连接到闪速存储器的高速总线的时钟速率比闪速存储器的存取时间快，则每一存储器存取可能在高速总线上产生等待态，这就是说，脉冲串读操作可能对每个地址读操作产生等待态。解决这个问题的一个方法是在同步方式下实行页读操作，对每个地址不是一次读一个数据字节或一个数据字，而是一次读一个数据页。每个数据页包括一些数据字，这些数据字被缓存并一次一个字同步地提供到总线上。利用一次一页地读数据，等待态只在每个数据页发生一次，而不是在每个数据字或者每个数据字节发生一次。然而，当有一个大的连续的数据块在一个脉冲串内从闪速存储器中读出时，即使等待态只在每个数据页发生一次，积累的等待态也能有显著的性能效果。现已开发出一些同步存储器，它们借助于使用预测读方式来消除打开新数据页这一步骤或者利用插入页读操作的方法，而显著地改善了性能。这些存储器能够通过使用一个控制器在响应数据请求时打开存储器一个数据页。然而，这些存储器是随一个无效地址从页里继续读数据，直到第二个读请求发生时为止。专利技术概述叙述了一个为在同步存储器内控制脉冲串序列的系统和装置。在一个实施方案中，系统包括一个同步存储器及一个与该同步存储器相连接的脉冲串读器件。在一个实施方案中，脉冲串读器件被配置成去从同步存储器中检测一个数据页作为当前页，其中当前页含有一固定数目的数据字。器件进一步被配置成去锁住当前数据页，及同步读当前数据页，一次一个字。在另一实施方案中，脉冲串读器件进一步包括一打包位。如果打包位(wrap-bit)没有被置位，则脉冲串读器件被配置为锁住当前数据页，调整字指针以指示下一个数据字，及按一顺序脉冲串读序列重复锁和调整。如果打包位被置位，则脉冲串读器件被配置为锁住当前数据页，调整字指针以指示下一个数据字，及按一非顺序脉冲串读序列重复锁和调整。附图简述本专利技术利用举例来阐明，但它不局限于附图，在附图中涉及的相同部分用相似的参照号表明，其中附图说明图1是一个非易失存储器器件并带有一个有限长脉冲串读存储器接口的方框图。图2是说明由图1的装置所实行的有限长脉冲串读操作的一个实施方案的流程图。图3是图1的装置的一个实施方案的定时图。图4是在其内部可使用图1的装置的一个示例计算机系统的方框图。专利技术详述叙述了一个控制同步存储器内脉冲串序列的系统和方法。本专利技术为估计消耗最小存储器功率的有限脉冲串长度存取提供了一个机制。在一个实施方案中，提供了一个固定长度脉冲串存取。此外，一个脉冲串打包配置位被加到一个非易失存储器阵列的配置寄存器上，该位来确定多字脉冲串存取是在脉冲串长度边界内打包，还是越过这些边界以实行线性存取。非打包方式控制存储器的等待信号，以通知系统处理器有效数据的可利用性，并阻止存储器获取数据。在非打包方式下，系统运行在固定长度线性脉冲串方式，比典型的线性脉冲串系统消耗较少的功率。在对本专利技术下面的详细叙述中，用数字说明细目来进一步达到对本专利技术的透彻理解。然而，很显然，对于本领域的专业人员来说，不用这些说明细目本专利技术也可以被实现。在某些情况，众所周知的结构和器件以方框图的形式表明，而不用详细表示，是为了避免冲淡本专利技术。图1是一个非易失存储器系统100实施方案的方框图，该系统带有一个有限长脉冲串读存储器接口的。系统100被配置成能在固定长度的脉冲串内从非易失存储器阵列105中提供一个逻辑连续的数据流。在一个实施方案中，系统100可以被配置成读4字固定长度页脉冲串。此外，系统100可以被配置成在脉冲串长度边界内打包或不打包，或者越过脉冲串边界以实行线性存取。数据字从非易失存储器阵列105中一次一页地读出，其中一个数据页包含一固定数目的数据字。在一些初始等待态之后，数据字同步地从非易失存储器阵列105中读出，而在数据字之间不再发生附加的等待态。系统100包括非易失存储器阵列105，地址锁/计数器110，页检测器115，页锁120，字选择多路复用器(MUX)130，锁140，控制逻辑电路160，以及如图所示相连接的页/字计数器170。在一个实施方案中，非易失存储器阵列105包括闪速存储器。在另一实施方案中，非易失存储器可能是一个可擦除的编程只读存储器(EPROM)或者电擦除的编程只读存储器(EEPROM)。系统100通过地址线A(0～X)102从主机系统(未画出)接受一个初始地址，初始地址识别存在非易失存储器阵列105中某一数据页内的一个数据字，当地址选通脉冲(AS)变低，一个新地址提送到系统100，当AS变高，系统100锁住来自地址线A(0～X)102的初始地址。每个地址识别存在非易失存储器105中的一个16位字。初始地址的低位，A(0-1)106，被提供到页/字计数器170，并被字指针175锁住。脉冲串打包配置位176被提供到MUX130以指示多字脉冲串存取打包是被用在脉冲串长度边界内还是越过边界以实行线性存取。初始地址的高位，A(2-X)104，被提供到地址锁/计数器110，并被页指针180锁住。存储在页指针180中的高阶位通过线PP(2-X)112提加到非易失存储器阵列105上，页指针180指示非易失存储器阵列105中一个含4个16位数据字的64位页，数据页包括被初始地址指示的数据字。在页指针180被提供给非易失存储器阵列105一段时间后，页检测器115提供数据页给页锁120，其时间量取决于非易失存储器阵列105的存取等待时间。字指针175通过线WP(0-1)114与字选择MUX130的选择线相连接。由于字指针175初始装的是被主机系统提供的低阶地址位，字指针175指示的是初始地址所指示的数据页里的数据字。脉冲串打包配置位176控制等待信号116，等待信号116通知系统处理器有效数据的可利用性及可以阻止存储器获取。如果脉冲串配置位176被置位或按4字脉冲串长度打包，则可能的线性脉冲串序列是0-1-2-3，1-2-3-0，2-3-0-1，3-0-本文档来自技高网...

【技术保护点】
控制同步存储器内的脉冲串序列的方法，该方法包括： 从同步存储器中检测一个数据页作为当前页，其中当前页含有一固定数目的数据字； 锁住当前数据页；及 同步读当前数据页，一次一个字。

【技术特征摘要】
US 1999-9-14 09/395,8701.控制同步存储器内的脉冲串序列的方法，该方法包括从同步存储器中检测一个数据页作为当前页，其中当前页含有一固定数目的数据字；锁住当前数据页；及同步读当前数据页，一次一个字。2.权利要求1的方法，其中检测第一页进一步包括用页指针指示当前数据页；及用字指针指示当前页中的第一个数据字。3.权利要求2的方法，其中读当前页进一步包括锁住由字指针指示的第一个数据字；调整字指针以指示下一个数据字；及重复锁和调整直到当前页中最后一个字被锁住。4.权利要求3的方法，进一步包括检测打包位；如果打包位设有被置位，则按一顺序的脉冲串读次序实施锁、调整和重复；及如果打包位被置位，则按一非顺序的脉冲串读次序实施锁、调整和重复。5.权利要求2的方法，其中读当前页进一步包括检测打包位；如果打包位没有被置位，则按一顺序的脉冲串读次序从第一字开始读数据字；及如果打包位被置位，则按一非顺序的脉冲串读次序从第一字开始读数据字。6.权利要求1的方法，该方法进一步包括重复检测、锁、和读的步骤，直到当前数据页的最后一个数据字被读。7.权利要求1的方法，其中同步存储器是在一闪速存储器阵列中实现的，闪速存储器阵列包含多个存储单元。8.一个为在同步存储器内控制脉冲串序列的设备，该设备包括一个同步存储器；及一个与同步存储器相连接的脉冲串读器件，该器件被配置成从同步存储器中检测一个数据页作为当前页，其中当前页含有一固定数目的数据字，锁住当前数据页，及同步读当前数据页，一次一个字。9.权利要求8的设备，其中脉冲串读器件进一步包括一个页指针，与存储器相连接，被配置成去指示当前数据页；多个检测放大器，与存储器相连接，被配置成去检测当前数据页；一个页锁，与多个检测放大器相连接，锁住当前数据页；一个多路复用器，与数据锁相连接，被配置成从当前数据页中选择一个数据字进行输出；一个页/字计数器，与地址/锁计数器、数据锁、及多路复用器相连接，以调整页指针，指示什么时候锁住当前数据页，指示一个页字长度，及锁住并调整字指针，其中字指针指示大量要读的字中的一个；及一个控制逻辑电路，与页/字计数器相连接，以控制页/字计数器的操作。10.权利要求9的设备，其中页指针初始对应第一个数据字地址的高位N，及字指针初始对应第一个数据字地址的低位M。11.权利要求9的...

【专利技术属性】
技术研发人员：TL肯达尔，KG麦基，K劳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]