具有集成嵌入式快闪和SRAM存储器的移动通信装置制造方法及图纸

把快闪和ＳＲＡＭ存储器（１１２、１１３）嵌入专用集成电路（ＡＳＩＣ）中，以提供改进的访问时间，还降低使用ＡＳＩＣ的移动电话的总的功率消耗。快闪存储器系统（１１２）包括配置成提供独立的快闪宏指令集的快闪存储器阵列（１３０），以及用于访问快闪宏指令的快闪存储器控制器（１３２）。快闪存储器控制器包括同时读写单元（１４４、１４６），用于在写入快闪宏指令中之一的同时从快闪宏指令的另一个读出。快闪存储器控制器还包括可编程等待状态寄存器（１３８）和为快闪存储器阵列的不同部分提供独立的口令的口令寄存器（１４０）。提供存储器交换单元（１４９），用于在完成引导程序执行的操作之后交换高和低存储器。揭示方法和设备的实施。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及诸如蜂窝电话之类的移动通信装置，尤其，涉及在其中使用的快闪存储器和静态随机存取存储器(SRAM)。现有技术的描述快闪存储器是非—易失性存储器的一种类型，即使在断开电源之后，它也能保持所存储的信息。与诸如SRAM或动态RAM(DRAM)之类的易失性存储器比较，一旦断开电源，存储在这些存储中的数据就要丢失。除了非—易失性之外，快闪存储器是电可擦除的，而且可以在安装它的系统中进行编程。与诸如可擦除可编程只读存储器(EPROM)之类的其它非—易失性存储器器件比较，EPROM一般需要特定的再编程电压，因此一般只是通过制造者或服务专家来进行再编程。相应地，在需要可以选择地擦除和再编程的非—易失性存储器的装置中有利地使用快闪存储器。尤其，快闪存储器特别适用于台式个人计算机、膝上计算机、视频游戏盒、数字话音记录器、个人数字助理(PDA)以及蜂窝电话(或无线通信系统的其它移动站)。一般，在这种系统中，把快闪存储器配置成单个快闪宏指令，可以在任何时候对它进行写入或读出，但是不是在同时。对于大多数装置，这已足够。例如，在大多数包括快闪存储器的装置中，把需要存储在快闪存储器中的任何数据存储在易失性存储器中直到要关断装置，然后，在关断操作中用数据对快闪存储器进行再编程。如此，装置决不可能需要同时读出和写入快闪存储器。作为一个例子，PC或膝上计算机可以把改变存储到DRAM存储器中的基本输入/输出系统(BIOS)直到要关断计算机，然后把存储到BIOS的改变传递到快闪存储器。然而，当试图在可能需要对快闪存储器进行更频繁的读出操作和写入操作的蜂窝电话中实施快闪存储器时，就发生了问题。在使用期间，蜂窝电话消耗大量电源，并且商用上要求，蜂窝电话在再充电之间必须能够长时间有效地操作。结果，一般把蜂窝电话配置成尽可能经常地关断内部元件的电源。例如，在CDMA蜂窝电话中，在CDMA系统的每个接连着的寻呼时隙之间使许多元件的电源降低。(相隔30毫秒产生寻呼时隙)。相应地，把悬空的写入操作积累在非—易失性存储器中直到单个最终电源关断操作是行不通的。而是，在每个接连着的临时电源关断之前，要求把待写入快闪存储器的数据迅速地写入。此外，在蜂窝电话中，一般更多地要求对快闪存储器进行频繁的再编程，尤其在蜂窝智能电话中，即，配置PDA从而提供蜂窝电话和PDA两种功能的蜂窝电话中。在连接计算机的情况下，可能只在BIOS改变或系统的其它配置参数改变的情况下才需要对快闪存储器进行再编程。对于蜂窝智能电话，快闪存储器可能经常需要再编程以记录新电话号码、地址、日历日期、会议日期等等。对于配置成记录话音备忘录的智能电话，只要使用电话记录话音备忘录时，快闪存储器就需要再编程。相应地，可能需要更频繁地执行与蜂窝电话和传统快闪存储器装置有联系的读出和写入操作，从而不能同时执行从快闪存储器读出和写入快闪存储器，这是不合适的。此外，在蜂窝电话应用中，可能需要比在其它应用中更快地访问快闪存储器。如果要求从快闪存储器取得的数据是联系蜂窝电话的任何实时功能有联系而使用的，诸如话音电话呼叫，就尤其是如此。对于这种功能，在从快闪存储器读出之前，等待前面写入操作完成需要的任何延迟都是显著的。此外，即使在完成写入操作中不需要延迟读出操作，但是在传统快闪存储器中的读出时间可能是十分慢的。快闪存储器随使用而性能下降，致使经常被再写入的特定快闪存储单元的读出时间比未曾被经常再写入的快闪存储单元的读出时间要慢。因此，在包括快闪存储器的装置已经使用一些时间以后，某些快闪存储单元比其它单元具有较慢的读出时间。为了计算可能的性能下降，包括快闪存储单元的装置一般设置相当慢的内部快闪存储器读出时间。在这方面，用许多等待状态对总线系统进行预编程，所述总线系统连接到快闪存储器用于从快闪存储器取得数据，所述等待状态足以计算性能可能下降的存储单元的潜在慢访问时间。换言之，在涉及快闪存储器访问时间的情况下，对总线系统预编程使之适应最坏的情况。结果，所有的读出访问都是相当慢的，即使从性能未下降的快闪存储器存储单元读出。在很多装置中，较慢的读出时间是没问题的。然而，关于蜂窝电话，特别，在使蜂窝电话参与实时功能时，使每次访问快闪存储器所需要的时间最小尤为重要。相应地，极其希望提供克服上述缺点的改进的快闪存储器系统，特别供在蜂窝电话或相似的装置中使用。本专利技术的各方面是针对这个目的的。一般，在蜂窝电话中，快闪存储器是连同SRAM一起使用的，其中，快闪存储器提供非—易失性存储，而SRAM提供易失性存储。一般，快闪存储器和SRAM器件是彼此独立的器件，并且还与蜂窝电话的主要ASIC(专用集成电路)分开安装，所述蜂窝电话包括微处理器和用于处理蜂窝电话功能的各种外围部件。在这种实施中，因为快闪存储器和SRAM存储器是与ASIC分开的，所以访问快闪存储器和SRAM所需要的时间可能相当慢，因此妨碍了系统总性能。相应地，还希望提供改进的系统结构，供在具有快闪存储器、SRAM和允许加快访问快闪存储器和SRAM存储器的中央ASIC的蜂窝电话中使用，本专利技术的其它方面是针对这个目的的。还有，因为可能经常需要访问蜂窝电话的快闪存储器，因此存在可能会不注意地重写在快闪存储器中存储的一部分数据的危险。在现代化的蜂窝电话中，尤其如此，所述现代化的蜂窝电话可以包括许多硬件部件，每个硬件部件能够对快闪存储器的一部分进行再编程。通过一般必须开发在蜂窝电话中使用的软件并极快地投入市场以适应快速变化的市场这个事实，使问题变得恶化。结果，存在十分重大的危险性，即，软件可能不注意地导致重写或擦除在快闪存储器中的部分数据。如果部分快闪存储器不注意地擦除诸如警署号码、救火会号码等存储的重要电话号码，或诸如引导程序等电话操作所需要的存储的重要软件程序，则可能造成严重的问题。相应地，极其希望提供改进的快闪存储器系统，所述快闪存储器系统使不注意地擦除部分快闪存储器的危险性最小，并且本专利技术的再进一步的方面是针对这个目的的。专利技术概要根据本专利技术的第一方面，提供具有同时读写装置的快闪存储器系统，用于在写入一个快闪宏指令的同时读出另一个快闪宏指令。在把快闪存储器连接到微处理器的一个特定例子中，同时读写装置包括一种装置，用于把从微处理器接收的信号写入所选择的一个快闪宏指令中，还包括一种装置，根据所接收的来自微处理器的针对所选择的快闪宏指令的读出命令，用于悬空微处理器的操作直到用于写入的装置已经完成它的操作，然后执行读出命令。因此，把快闪存储器存储单元分成可被独立地访问的快闪宏指令集。可以对快闪宏指令中之一执行写入操作，而同时在另一个快闪宏指令中执行读出操作。这提高了总的系统响应时间，部分是因为不需要把读出操作推迟到直到完成写入操作。当然，由于快闪存储器写入操作一般比快闪存储器读出操作需要更长的时间，在单个快闪存储器写入操作期间，可以平行地执行许多读出操作。根据本专利技术的第二方面，提供具有可编程等待状态的快闪存储器系统。在示例实施例中，再次安排快闪存储器存储单元作为快闪宏指令集。快闪存储器总线互连快闪宏指令和快闪存储器控制器。快闪存储器控制器包括等待状态寄存器单元，用于存储与快闪宏指令相关联的等待状态的可编程数，每个快闪宏指令有一个等待状态的可编程数。快闪存储器控本文档来自技高网...

【技术保护点】
一种快闪存储器系统，其特征在于包括：安排成快闪宏指令集的快闪存储器存储单元；以及同时读写装置，用于在写入所述快闪宏指令中之一的同时读出所述快闪宏指令的另一个。

【技术特征摘要】
US 1999-12-17 09/465,6651.一种快闪存储器系统，其特征在于包括安排成快闪宏指令集的快闪存储器存储单元；以及同时读写装置，用于在写入所述快闪宏指令中之一的同时读出所述快闪宏指令的另一个。2.如权利要求1所述的系统，与微处理器连接，其特征在于，所述同时读写装置包括一种装置，用于把从微处理器接收到的信号写入所述快闪宏指令中所选一个；以及一种装置，用于响应于收到来自微处理器针对所述所选快闪宏指令的读出命令，而悬空微处理器的操作，直到用于写入的装置已经完成它的操作，然后执行读出命令。3.如权利要求2所述的系统，其特征在于，进一步包括一种装置，用于存储表示同时读写装置的当前状态的值，微处理器可访问所述值。4.一种存储器系统，其特征在于包括安排成快闪宏指令集的快闪存储器存储单元；快闪存储器控制器；互连快闪存储器宏指令和快闪存储器控制器的快闪存储器总线；其中，所述快闪存储器控制器包括一种装置，用于存储与快闪宏指令相关联的可编程的等待状态数，每个快闪宏指令有一个可编程的等待状态数，以及一种装置，用于访问所选择的快闪宏指令，用于访问所选快闪存储器的所述装置使用快闪存储器总线访问所选择的快闪宏指令，所述快闪存储器总线是用与所选择的快闪宏指令相关联的等待状态数进行编程的。5.如权利要求4所述的系统，其特征在于，所述等待状态寄存器单元的每一个都是可编程的以表示任何整数的等待状态。6.一种快闪存储器系统，其特征在于包括快闪存储器存储单元，把所述快闪存储器存储单元安排成快闪宏指令集；以及快闪存储器控制器包括一种装置，用于存储与每个快闪宏指令相关联的独立的口令；以及一种装置，用于响应于收到所选一个所述快闪宏指令的有效口令而启动所述选择的快闪宏指令的快闪存储单元的编程或擦除，同时防止所有其它快闪存储单元的编程或擦除。7.如权利要求6所述的快闪存储器系统，其特征在于，所述快闪宏指令中之一的一部分快闪存储单元存储引导程序软件。8.如权利要求7所述的快闪存储器系统，其特征在于，进一步包括一种装置，用于存储与引导程序相关联的口令；以及一种装置，用于响应于收到引导程序的有效口令而启动所述引导程序的所述快闪存储单元的编程或擦除。9.如权利要求7所述的快闪存储器系统，其特征在于，进一步包括一种装置，用于擦除快闪宏指令的所选择的快闪存储单元，所述擦除装置选择性地执行字擦除、页擦除或大量擦除操作。10.如权利要求7所述的快闪存储器系统，其特征在于，用于存储与每个快闪宏指令相关联的独立口令的装置存储在硬连线存储器中的口令。11.一种快闪存储器系统，其特征在于包括快闪存储器存储单元；快闪存储器控制器，包括一种装置...

【专利技术属性】
技术研发人员：S杰哈，S西蒙德斯，J埃尔胡西尼，NK余，S汗，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]