带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列制造技术

公开了一种数据存储装置８，它包括存储单元１２的电阻交叉点阵列１０、多条字线１４和多条位线１６、以及采用交叉耦合闩锁读出电路的读出放大器２４。在一个实施例中，存储单元可以是单交叉点。在另一个实施例中，存储单元排列为多个组１５，每组两个或多个存储单元。每组的存储单元连接在相应字线１４和耦合到位线１６的公共隔离二极管１３之间。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及电阻交叉点存储单元阵列，更具体地说，本专利技术涉及具有交叉耦合闩锁放大器的电阻交叉点存储单元阵列。例如，一种典型的MRAM存储装置包括存储单元阵列。字线可沿存储单元的行延伸，同时位线可沿存储单元的列延伸。各存储单元位于字线和位线的交叉点上。各MRAM存储单元将一比特信息存储为一种磁化方向。具体地说，每个存储单元的磁化表示任何给定时间上两个稳定方向之一。这两个稳定方向，即平行和逆平行，表示逻辑值0和1。磁化方向影响存储单元的电阻值。例如，如果磁化方向是平行的，则存储单元的电阻值可以是第一值R；而如果磁化方向从平行改变为逆平行，则存储单元的电阻值可以增加到第二值R+ΔR。一般来说，电阻交叉点存储单元的逻辑状态可通过检测所选存储单元的电阻值状态来读取。不过，检测阵列中单个存储单元的电阻值状态通常较为困难，因为电阻交叉点存储单元阵列中的所有存储单元均由许多平行路径相互连接。因此，在一个交叉点上所得到的电阻值等于与其它字线和位线中的存储单元的电阻值并联的该交叉点上的存储单元的电阻值。另外，如果被检测的目标存储单元因所存储的磁化状态而具有不同的电阻值状态，则可能产生一个小的差分电压。这个小差分电压可能产生寄生或“潜路径”电流，这个电流可能干扰目标存储单元的电阻值状态的检测。因此，在可以开发高密度及快速存取电阻交叉点存储器之前必须克服的一个障碍是在读出存储于所选存储单元上的数据时对所选电阻交叉点存储单元的可靠隔离。一般来说，用于隔离这类存储单元的先有技术属于三种存储单元隔离分类之一选择晶体管隔离技术、二极管隔离技术、以及等电位隔离技术。已知的晶体管隔离技术通常涉及插入一个选择晶体管，该晶体管与各个电阻交叉点存储单元串联。这种体系结构的特征通常为快速的读访问时间。然而，这类串联晶体管体系结构的特征还在于较差的硅面积利用率，这是因为电阻交叉点存储单元阵列下面的区域通常预留给串联晶体管，因此不可用于支持电路。另外，这种隔离技术还存在较差的存储单元布局密度问题，这是因为在各个存储单元中分配面积时必须通过通孔将存储单元连接到衬底中的串联晶体管。这种隔离技术一般还需要较高的写电流，因为必须将隔离的写导体加入存储单元以提供与读电路平行的写电路，并且写导体的位置导致高的写电流以产生所需的写入场。一般来说，这种方法限于单存储面，因为串联晶体管必须位于衬底上，并且没有实际的方法将串联电阻移出衬底并移入存储单元面。二极管隔离技术通常涉及插入一个二极管，该二极管与各个电阻交叉点存储元件串联。这种存储单元阵列体系结构可以采用薄膜二极管来实现，它允许构建多级电阻交叉点存储器阵列(例如参见美国专利No.5793697)。这种体系结构具有高速操作的可能性。通常与这种体系结构相关的困难在于提供具有符合存储单元阵列的势密度的最小工艺形体尺寸的适当薄膜二极管。另外，这种方法对每个存储元件使用一个二极管，例如，对于目前实际MRAM形体和参数，每个二极管通常需要导通5至15kA/cm2。这种高的电流密度对于在高密度MRAM阵列中实现薄膜二极管是不可行的。等电位隔离技术通常涉及不采用串联二极管或晶体管就可以检测电阻交叉点存储单元(例如参见美国专利No.6259644)。这种方法可以通过较易制作的存储元件交叉点阵列来实现。这种交叉点存储单元阵列体系结构通常具有一种仅受到实现电路技术的最小形体尺寸限制的密度，并且通常需要较低的写电流。另外，可以较简单地将这种方法扩展到多级电阻交叉点存储单元阵列，以便实现极高密度的存储器。不过，等电位隔离通常难以在大阵列中实现。自动校准和三元采样读技术已用来检测采用等电位隔离技术的大MRAM阵列中的数据，但这些读出过程通常将读检测时间限制为数微秒。通过以下包括附图和权利要求在内的说明，本专利技术的其它特点和优点将会非常明显。图2a和2b说明磁隧道结存储单元的平行和逆平行磁化方向。图3a是附图说明图1所示电阻交叉点存储单元阵列的一部分的电路图，其中包括三个存储单元组成的多个组，每个均连接在相应的字线和公共组隔离二极管之间。图3b是根据本专利技术的读出放大器电路的电路图，该读出放大器电路能够读出流经连接到隔离二极管的存储单元的电流。图3c是根据本专利技术的读出放大器电路的电路图，该读出放大器电路能够读出流经存储单元的电流。图4说明在图3所示读出放大器上执行时数据单元和参考单元的读出及输出的时序图。图5说明在根据本专利技术的读出操作中所使用的偏置方案的流程图。参照图1，在一个实施例中，数据存储装置8包括电阻交叉点存储单元阵列10、沿交叉点存储单元阵列12的行延伸的多条字线14、以及沿交叉点存储单元阵列12的列延伸的多条位线16。存储单元阵列10的存储单元12可作为多种传统电阻存储元件中任何一种来实现，包括磁随机存取存储器(MRAM)元件、相变存储元件以及一次写入(如基于熔丝或反熔丝)的电阻存储元件。数据存储装置8还包括多个读电路20，每个读电路均通过相应的位线16耦合到存储单元12的一个或多个相关集合。每个读电路20均可读出流经相关组(一个或多个组)存储单元12中的某个存储单元的电流。控制电路22根据所接收的位线地址(AY)有选择地将相关读电路20耦合到所选位线16。每个控制电路22包括一组开关，它将每个位线16连接到恒定电压(VA)的电压源或者连接到相关的读电路20。字线解码电路18根据所接收的字线地址(AX)有选择地激活特定的字线14。在读操作过程中，字线解码电路18可通过将所选字线14连接到地并将恒定电压(VA)施加到其它未选取字线上，来激活所选字线14。各读电路20的输出端耦合到数据存储装置8的相应输入/输出(I/O)板的输入端。在所述实施例中，所示电阻交叉点存储单元阵列具有较少量的存储单元12。不过，其它实施例可包括大量存储单元。例如在一个实施例中，电阻交叉点存储单元阵列10包括存储单元12的1024×1024阵列以及256个读电路20，每个读电路20配置为四条位线16的间距。在这个实施例中，总共四条位线16可复用到各个读电路20中。某些实施例可包括多级存储单元阵列12。在这些实施例中，不同级的位线16可复用到读电路20中。在某些实施例中，数据存储装置8还可包括写电路(未示出)，用于将信息写入电阻交叉点存储器阵列10的存储单元12中。下面将会详细说明，电阻交叉点存储单元阵列10的体系结构实现了采用具有实用尺寸和电流密度特性的隔离二极管的高密度制造及高速操作。数据存储装置8还包括新颖的等电位隔离电路，它基本避免了原来会干扰存储单元12的电阻值状态的读出的寄生电流。下面参照附图所示的例示实施例，并将采用特定语言进行说明。但应当知道，这绝不是意在限制本专利技术的范围。掌握了本公开的本领域技术人员会发现对本文所述的专利技术性特性的变更及其它修改方案，以及本文所述专利技术原理的其它应用，均落入本专利技术的范围之内。如图所示，为便于说明，本专利技术以磁随机存取存储装置来实施。MRAM装置包括存储单元阵列以及用于从存储单元读数据的读电路。包括等电位应用装置和差分读出放大器的读电路能够可靠地读出阵列中所选存储单元的不同电阻值状态。下面参照图1，说明信息存储装置8，其中包括存储单元元件12a和12b的电阻交叉点阵列10。存储单元元件12a和12b本文档来自技高网...

【技术保护点】
一种信息存储装置，它包括：电阻交叉点存储单元阵列；多条字线；多条位线，其中所述存储单元排列为多个组，每组具有两个或更多存储单元，所述每组存储单元连接在相应字线和耦合到位线的公共隔离二极管之间；以及差分读出放大器，它耦合到所述 存储单元阵列，包括：第一和第二输入节点；第一前置放大器，耦合到所述第一输入节点；第二前置放大器，耦合到所述第二输入节点；交叉耦合闩锁放大器，它耦合到所述第一前置放大器的输出端和第二前置放大器的输出端，以确定所述阵列中存储单元 的阻态。

【技术特征摘要】
US 2002-4-30 10/1369761.一种信息存储装置，它包括电阻交叉点存储单元阵列；多条字线；多条位线，其中所述存储单元排列为多个组，每组具有两个或更多存储单元，所述每组存储单元连接在相应字线和耦合到位线的公共隔离二极管之间；以及差分读出放大器，它耦合到所述存储单元阵列，包括第一和第二输入节点；第一前置放大器，耦合到所述第一输入节点；第二前置放大器，耦合到所述第二输入节点；交叉耦合闩锁放大器，它耦合到所述第一前置放大器的输出端和第二前置放大器的输出端，以确定所述阵列中存储单元的阻态。2.如权利要求1所述的信息存储装置，其特征在于所述差分读出放大器还包括电流反射镜，它耦合到所述第一和第二前置放大器。3.如权利要求1所述的信息存储装置，其特征在于所述交叉耦合闩锁放大器能够将流经所选存储单元的电流与流经一个或多个参考单元的电流进行比较。4.如权利要求1所述的信息存储装置，其特征在于还包括多个读电路，其中每个读电路通过相应的位线耦合到一个或多个存储单元的相关组，并能够检测流经所述相关组的存储单元的电流。5.如权利要求1所述的信息存储装置，其特征在于还包括多个比较器电路，其中每个比较器电路耦合到相关读电路，并能够将模拟差分读出电压转换为数字输出读信号。6.如权利要求1所述的信息存储装置，其特征在于还包括电压源，它连接到所述未选取字线和所述位线并能设置电阻交叉点存储单元阵列中的电压电平，以基本阻止寄生电流流过未选取存储单元。7.如权利要求6所述的信息存储装...

【专利技术属性】
技术研发人员：LT特兰，
申请(专利权)人：惠普公司，
类型：发明
国别省市：US[美国]