采用两级内容寻址寄存器比较的低功耗快表制造技术

本发明专利技术属于集成电路技术领域，具体为一种采用两级内容寻址寄存器（ＣＡＭ）比较的低功耗快表（ＴＬＢ）。主要由６４路ＣＡＭ阵列（６４×２９比特的ＣＡＭ单元）和６４路ＳＲＡＭ阵列（６４×２２比特的ＳＲＡＭ单元）以及最后的输出灵敏放大器组成。其中采用改进的ＣＡＭ单元以省去预充电时的位线转换功耗；用ＮＭＯＳ管充电、ＰＭＯＳ放电来降低ＣＡＭ单元Ｍａｔｃｈ线上的电压摆幅；采用两级ＣＡＭ串连比较，以大幅减少每次比较的ＣＡＭ单元数。本发明专利技术的两级ＣＡＭ比较的ＴＬＢ与传统ＴＬＢ相比，功耗大大地降低。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属集成电路设计
具体涉及一种采用两级内容寻址寄存器(CAM)和两级比较的结构来实现处理器的快表(TLB)。
技术介绍
随着微电子技术的飞速发展，近年来移动电子设备和个人通信设备如个人掌上电脑、移动电话等越来越普及，由于这些设备的电池比较昂贵，因此低功耗处理器的应用也越来越广泛。一般而言，32位架构的CPU能够支持大型应用程序及完整的操作系统。程序通常是存储在芯片外的存储器，再从高速缓存执行程序，并由一个存储管理单元(MMU)来管理整个过程。MMU由于要完成地址比较和地址转换的功能，是处理器的一个主要功耗源，而MMU是由快表(TLB)和一些控制电路组成，TLB是MMU的功耗所在。因此低功耗TLB的设计是低功耗处理器设计中的一个关键部分。由于TLB的功耗通常占整个处理器功耗的很大一部分(随处理器的不同以及TLB大小的不同约占15％～25％)，设计低功耗的TLB对于降低整个处理器的功耗是极为关键的。TLB的功能是加快虚、实地址的转换速度，它可以分为两部分一部分存放虚拟地址，用来和处理器给出的地址进行比较；另一部分存放物理地址，虚拟地址和物理地址是一一对应的，当某一路虚本文档来自技高网...

【技术保护点】
一种采用两级内容寻址寄存器比较的低功耗快表，其特征在于由６４路ＣＡＭ阵列（１）和６４路ＳＲＡＭ阵列（２）和输出灵敏放大器（３）经电路依次连接组成；其中，ＣＡＭ阵列（１）的基本单元为ＣＡＭ单元，ＳＲＡＭ阵列（２）的基本单元为ＳＲＡＭ单元；采用ＮＭＯＳ管ＭＮ预充电和ＤＭＯＳ管ＭＰ放电的充放电电路；每一路ＣＡＭ分成第一级（４）和第二级（５）的两级比较，由与门（６）产生最终Ｍａｔｃｈ信号。

【技术特征摘要】
1.一种采用两级内容寻址寄存器比较的低功耗快表，其特征在于由64路CAM阵列(1)和64路SRAM阵列(2)和输出灵敏放大器(3)经电路依次连接组成；其中，CAM阵列(1)的基本单元为CAM单元，SRAM阵列(2)的基本单元为SRAM单元；采用NMOS管MN预充电和DMOS管MP放电的充放电电路；每一路CAM分成第一级(4)和第二级(5)的两级比较，由与门(6)产生最终Match信号。2.根据权利要求1所述的低功耗快表，其特征在于所述CAM单元由标准六管SRAM单元和比较单元组成，其中NMOS管CM1、CM2组成异或逻辑，实现比较功能，其中CM1、CM2的漏极相连，源极分别与位线BL、BLN相连，栅极分别与T1、T2的漏极相连；NMOS管MD的栅极与CM1、CM2的漏极相连，漏极就是Match线，源极接可控端Vin。3.根据权利要求1所述的低...

【专利技术属性】
技术研发人员：顾沧海，黄宏，周晓方，闵昊，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]