消隐时间自适应去饱和保护改进电路、设计方法及应用技术

本发明专利技术属于电力电子技术领域，公开了一种消隐时间自适应去饱和保护改进电路、设计方法及应用，适用于SiC MOSFET的消隐时间自适应去饱和保护改进电路的构成为：在典型去饱和保护电路拓扑再加上一条从MOSFET漏极额外引出的充电支路。本发明专利技术通过利用开关器件的电压在“正常工作”与“发生短路故障”这两种不同工况下时的差异性，对去饱和检测电路进行简要改动，以此实现仅仅针对故障状况的保护加速，无需使用额外的数字处理器和逻辑器件，实现简单且成本低，快速而可靠；几乎不影响正常工作时电路的抗干扰性，即不容易误触发保护；保护的加速效果具备一定的自适应性，工作电压越高，短路时的保护触发越迅速。短路时的保护触发越迅速。短路时的保护触发越迅速。

【技术实现步骤摘要】
消隐时间自适应去饱和保护改进电路、设计方法及应用


[0001]本专利技术属于电力电子
，尤其涉及一种适用于SiC MOSFET的消隐时间自适应去饱和保护改进电路、设计方法及应用。

技术介绍

[0002]目前，提高功率密度是当前电力电子技术发展的主要目标之一。因为宽禁带半导体器件(如SiC MOSFET)具有更低的导通电阻，更高的熔点和更高的耐压能力等诸多优势，所以它们开始取代传统的Si基器件，逐步被广泛运用。
[0003]然而，为充分发挥SiC MOSFET的性能优势，其通常工作于高开关速度以及电磁干扰严重的状况下，而这也导致它的保护电路被误触发的风险相应提高，使设备不正常地停运，影响使用和效益。此外，SiC MOSFET的短路耐受时间要远短于Si基器件，只有2μs左右。因此，SiC MOSFET的保护电路需要具备更快的响应速度以及较高的抗干扰性。
[0004]在电路的多种保护方式中，去饱和保护法因为具有集成简单和成本低的优点而被广泛使用。该方案为了避免保护误触发而设置了一段消隐时间，同时也因此限制了保护速度的上限。去饱和保护法的这个弊端对于短路耐受时间较长的Si基器件而言是可以忽略不计的，但为了将其应用于要求短路保护速度应该尽量快的SiC MOSFET，该方案显然需要被改良。
[0005]目前，针对短路保护的加速策略主要有以下两种，一是通过额外使用DSP和CPLD等数字处理器和逻辑电路，对电路的开关时间进行精准监控与测量，并以此设计尽量短的消隐时间，该策略灵活，效果好，但是结构较为复杂且成本高；二是通过减少消隐电容充电的时间常数(减少电容值，从门极额外引出充电回路等)以加快响应速度，该策略实现较为简单且加速效果明显，但能处理的故障类型受限，或者抗干扰性也受到影响(即在正常工作时可能会误保护)。
[0006]目前，针对去饱和电路在应用于SiC器件时的改动方案并不罕见，大多围绕“如何提高去饱和保护电路的响应速度”这一方面进行研究。大多数方案都有着良好的加速效果，能显著提高保护电路的响应速度，但相应地存在一些不足之处，如电路设计过于复杂，电路实现成本较高，抗干扰性受到影响或是适用范围较窄等。因此，基于对电子设备运行时可靠性的需求，保护电路的响应速度和抗干扰性应当尽量兼顾。
[0007]通过上述分析，现有技术存在的问题及缺陷为：
[0008](1)为充分发挥SiC MOSFET的性能优势，其通常工作于高开关速度以及电磁干扰严重的状况下，而这也导致它的保护电路被误触发的风险相应提高，使设备不正常地停运，影响使用和效益。
[0009](2)去饱和保护法为了避免保护误触发而设置了一段消隐时间，同时也因此限制了保护速度的上限，不适用于要求短路保护速度尽量快的SiC MOSFET。
[0010](3)现有针对去饱和电路在应用于SiC器件时的改动方案存在以下单种或多种不足，如电路设计过于复杂，电路实现成本较高，抗干扰性受到影响或是能处理的故障类型有
限等。
[0011]解决以上问题及缺陷的难度为：
[0012]目前，鲜有能同时解决以上全部缺陷的方案。要么效果明显，但是设计复杂而且成本高；要么设计虽然简单，但其他较为严重的负面影响。要找到有效而性价比高的方案是比较困难的。
[0013]解决以上问题及缺陷的意义为：
[0014]如果能解决以上若干缺陷，就能在电路板设计成本以及板面尺寸几乎不变的情况下，在明显提高去饱和保护电路的保护速度的同时，还不会牺牲去饱和保护电路的抗干扰性指标。这对电路装置的可靠性运行意义显著。

技术实现思路

[0015]针对现有技术存在的问题，本专利技术提供了一种适用于SiC MOSFET的消隐时间自适应去饱和保护改进电路、设计方法及应用。
[0016]本专利技术是这样实现的，一种消隐时间自适应去饱和保护改进电路设计方法，所述消隐时间自适应去饱和保护改进电路设计方法包括：
[0017]通过利用开关器件的电压在正常工作与发生短路故障两种不同工况下时的差异性，对去饱和检测电路进行简要改动，实现针对故障状况的保护加速。
[0018]其原理为：所述适用于SiC MOSFET的消隐时间自适应去饱和保护改进电路的构成为：在典型去饱和保护电路拓扑的基础上再加上一条从MOSFET漏极额外引出的充电支路。典型去饱和保护电路会在SiC MOSFET开通后，其内部消隐电容的电压会跟随MOSFET两端电压V
ds
变化，起到监测V
ds
的作用，而由于功率半导体器件的电压与电流为正相关关系，因此可根据消隐电容电压是否已超过一定基准值来判断电路有无发生短路及过流故障；而在加上一条从MOSFET漏极额外引出的充电支路后，由于发生短路和过流故障时，V
ds
会迅速上升，V
ds
可通过此额外支路为消隐电容加速充电，加快消隐电容电压的跟随速度，更快地超过基准值而触发保护。
[0019]再者，典型去饱和保护电路的消隐电容会跟随MOSFET两端电压变化，起到监测故障是否发生的效果；而加上从MOSFET漏极额外引出的充电支路后，消隐电容的电压跟随速度会进一步加快，于是更快触发保护。
[0020]本专利技术的目的在于提供一种适用于SiC MOSFET的消隐时间自适应去饱和保护改进电路设计方法包括以下步骤：
[0021]步骤一，进行典型去饱和保护电路的设计；
[0022]步骤二，进行额外充电支路的设计。
[0023]进一步，步骤一中，所述典型去饱和保护电路设计，包括：
[0024]首先，可于仿真软件中搭建典型的去饱和保护电路拓扑结构。典型去饱和保护电路拓扑由一个电压比较器、一条RC充电回路、一条放电支路以及一个高耐压二极管构成，该电路会根据当前MOSFET的工作状态的不同而发挥相应效果。具体如图2所示。
[0025]其次，根据实际需要保护的MOSFET的电气特性，以及整个系统的工作条件(电压和电流等)，可以对去饱和保护电路的各个器件进行参数设计(如电阻和电容的值，二极管的耐压能力，电压比较器的参考电压等)。
[0026]最后，于仿真软件中进行仿真测试，初步验证所设计的去饱和保护电路的功能。
[0027]进一步，步骤二中，所述进行额外充电支路设计，包括：
[0028]首先，根据步骤一中已经确认的工作条件以及器件参数，计算构成额外充电支路所需要接入的电阻R
d_ex
的值，具体公式如下所示。
[0029][0030]其中，V
bus
代表母线电压。
[0031]在这样的数值设计下，可以产生明显的保护加速效果，而又不至于影响整个保护电路的抗干扰性。
[0032]其次，进一步计算电阻R
d_ex
的发热功率。为保证额定功率足够而不至于烧毁电阻，建议选取多个高额定功率的电阻进行串联而等效成一个R
d_ex
。
[0033]本专利技术的另本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种消隐时间自适应去饱和保护改进电路设计方法，其特征在于，所述消隐时间自适应去饱和保护改进电路设计方法包括：通过利用开关器件的电压在正常工作与发生短路故障两种不同工况下时的差异性，对去饱和检测电路进行简要改动，实现针对故障状况的保护加速。2.如权利要求1所述消隐时间自适应去饱和保护改进电路设计方法，其特征在于，所述设计方法包括：(1)于仿真软件中搭建典型的去饱和保护电路拓扑结构；(2)根据实际需要保护的MOSFET的电气特性，以及整个系统的工作条件，对去饱和保护电路的各个器件进行参数设计；(3)于仿真软件中进行仿真测试。3.如权利要求2所述消隐时间自适应去饱和保护改进电路设计方法，其特征在于，所述步骤(1)具体包括：典型去饱和保护电路拓扑由一个电压比较器、一条RC充电回路、一条放电支路以及一个高耐压二极管构成，根据当前MOSFET的工作状态的不同而发挥相应效果。4.如权利要求2所述消隐时间自适应去饱和保护改进电路设计方法，其特征在于，所述步骤(2)中工作条件包括电压和电流，各个器件的参数包括电阻和电容的值，二极管的耐压能力，电压比较器的参考电压。5.如权利要求2所述消隐时间自适应去饱和保护改进电路设计方法，其特征在于，所述步骤(3)中初步...

【专利技术属性】
技术研发人员：王智强，李佳炜，钱承，汪能，辛国庆，时晓洁，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：