移位寄存器及其信号产生器制造技术

一种移位寄存器包括第一开关、晶体管、受控开关元件和第二开关。第一开关包括第一输入端、第一控制端和第一输出端。第一输入端耦接至输入信号，且第一控制端耦接至第一时钟信号。晶体管具有栅极、第一源极／漏极及第二源极／漏极。栅极耦接至第一输出端，且第一源极／漏极耦接至第二时钟信号。受控开关元件包括第一受控输入端、第二受控输入端、开关控制端和第二开关。第一受控输入端耦接至第三时钟信号。第二受控输入端耦接至第一电压，且开关控制端耦接至第一输出端。第二开关包括第二输入端、第二控制端和第二输出端。第二输入端耦接至第一电压，第二控制端耦接至受控输出端，且第二输出端耦接至晶体管的第二源极／漏极，用以输出此输出信号。

【技术实现步骤摘要】

本专利技术是有关于一种移位寄存器及其信号产生器，且特别是有关于一种避免信号输出端浮接(Floating)的移位寄存器及其信号产生器。
技术介绍
图1A是已知美国专利公告号20040174189的扫描驱动器的移位寄存器电路结构图。请参照图1A，移位寄存器100包括三个N型金属氧化物半导体(N-type Meta Oxide Semiconductor，NMOS)场效晶体管101、102及103以及一个电容104。第一个晶体管101的漏极是耦接至输入信号IN，晶体管101的栅极接受时钟信号CKA的控制，且晶体管101的源极用以输出控制信号C1。第二个晶体管102的漏极是耦接至时钟信号CKB，晶体管102的栅极接受控制信号C1的控制，且晶体管102的源极用以输出一输出信号OUT。另外，第三个晶体管103的漏极是耦接至晶体管102的源极，晶体管103的源极是耦接至电压VSS，且晶体管103的栅极是由时钟信号CKA所控制，其中时钟信号CKB为时钟信号CKA的反相信号。电容104耦接于晶体管102的源极与栅极之间。请同时参照图1B，其绘示图1A移位寄存器100的相关信号时序图。如图1B所示，本文档来自技高网...

【技术保护点】
一种移位寄存器，用以接收输入信号，并据以输出一输出信号，该移位寄存器包括：第一开关，包括：第一输入端，耦接至该输入信号；第一控制端，耦接至第一时钟信号；以及　第一输出端；晶体管，具有栅极、第一源极／漏极及第二源极／漏极，该栅极耦接至该第一输出端，该第一源极／漏极耦接至第二时钟信号；以及受控开关元件，包括：第一受控输入端，耦接至第三时钟信号；第二受控输入端，耦接至第一电压；开关控制端，耦接至该第一输出端；以及受控输出端；以及第二开关，包括：第二输入端，耦接至该第一电压；第二控制端，耦接至该受控输出端；第二输出端，耦接至该晶体管的该第二源极／漏极，用以输出该输出信号，其中，该第一时钟信号控制该第一...

【技术特征摘要】
1.一种移位寄存器，用以接收输入信号，并据以输出一输出信号，该移位寄存器包括第一开关，包括第一输入端，耦接至该输入信号；第一控制端，耦接至第一时钟信号；以及第一输出端；晶体管，具有栅极、第一源极/漏极及第二源极/漏极，该栅极耦接至该第一输出端，该第一源极/漏极耦接至第二时钟信号；以及受控开关元件，包括第一受控输入端，耦接至第三时钟信号；第二受控输入端，耦接至第一电压；开关控制端，耦接至该第一输出端；以及受控输出端；以及第二开关，包括第二输入端，耦接至该第一电压；第二控制端，耦接至该受控输出端；第二输出端，耦接至该晶体管的该第二源极/漏极，用以输出该输出信号，其中，该第一时钟信号控制该第一开关导通，并输出该输入信号，使得该受控开关元件导通，该第三时钟信号使得该受控输出端输出第二电压，并控制该第二开关导通，且该输出信号的电平为该第一电压；其中，该第一时钟信号控制该第一开关不导通，该第二时钟信号升降压该第一输出端的电平，使得该晶体管导通，该输出信号为该第二时钟信号，同时该第一输出端的电平改变，使得该受控开关元件导通，该第三时钟信号使得该受控输出端输出该第一电压，并控制该第二开关不导通。2.根据权利要求1所述的移位寄存器，其中该受控开关元件还包括二极管耦接晶体管，具有正端以及负端，该正端耦接至该第三时钟信号；以及第三开关，包括第三输入端，耦接至该第一电压；第三控制端，耦接至该第一输出端；以及第三输出端，耦接至该二极管耦接晶体管的该负端以及该第二控制端。3.根据权利要求2所述的移位寄存器，其中该第一开关、该第二开关、该第三开关、该二极管耦接晶体管以及该晶体管是皆由NMOS晶体管所达成。4.根据权利要求3所述的移位寄存器，其中该第一电压具有低电平，且该第二电压高于该第一电压。5.根据权利要求4所述的移位寄存器，其中该第三时钟信号为该第一时钟信号。6.根据权利要求5所述的移位寄存器，其中该第二时钟信号为该第一时钟信号的反相信号。7.一种信号产生器，包括多级移位寄存器，各级移位寄存器用以接收来自上一级移位寄存器的输入信号，并据以输出一输出信号，各级移位寄存器包括第一开关，包括第一输入端，耦接至该输入信号；第一控制端，耦接至第一时钟信号；以及第一输出端；晶体管，具有栅极、第一源极/漏极及第二源极/漏极，该栅极耦接至该第一输出端，该第一源极/漏极耦接至第二时钟信号；以及受控开关元件，包括第一受控输入端，耦接至该第三时钟信号；第二受控输入端，耦接至第一电压；开关控制端，耦接至该第一输出端；以及受控输出端；以及第二开关，包括第二输入端，耦接至该第一电压；第二控制端，耦接至该受控输出端；第二输出端，耦接至该晶体管的该第二源极/漏极，用以输出该输出信号，其中，该第一时钟信号控制该第一开关导通，并输出该输入信号，使得该受控开关元件导通，该第三时钟信号使得该受控输出端输出第二电压，并控制该第二开关导通，且该输出信号的电平为该第一电压；其中，该第一时钟信号...

【专利技术属性】
技术研发人员：辜宗尧，
申请(专利权)人：奇美电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]