存储器测试的方法技术

本发明专利技术提供一种存储器测试的方法，用以测试有多个单元板及多个位线板的存储器，包括下列步骤：将存储器置于测试模式；套用测试样本至存储器；当写入“１”到既定单元时，提供第一电压到单元板，第一电压高于一正供应电压的一半；当写入“０”到既定单元时，提供第二电压到单元板，第二电压低于正供应电压的一半。第一及第二电压用以模拟存储器单元中较弱的电荷储存单元。当预期由既定单元中读取“１”时，提供第三电压到位线板，第三电压高于正供应电压的一半；当预期由既定单元中读取“０”时，提供第四电压到位线板，第四电压低于正供应电压的一半。第三及第四电压用以模拟存储器单元的电荷衰退。本发明专利技术大致不会对测试时间造成任何负担。

【技术实现步骤摘要】

本专利技术是有关于存储器装置的测试，特别是有关于一种用以产生比一般差(worse - than - normal)的存储器测试条件的测试方法。
技术介绍
所有存储器芯片在进行封装以及传送到客户之前，会先通过 一系列的功能性测试。假设有 一颗错误的芯片被组装在 一 系统板 上，其除错以及拆除将非常浪费成本。因此，在产品传送到客户 前将所有错误的芯片先筛选出来，在制造存储器芯片的过程中是 一个非常重要的步骤。此外，由于存储器芯片可能操作于比一般 差(worse- than- normal)的条件以及非常嘈杂的场地环境中，因 此其测试条件也应该能模拟场地环境以筛选出较差的芯片。传统的DRAM测试包括一 系列的写入与读取的操作，以使存 储器芯片的每个位都可以被存取。举例来说， 一个March样本可 显示如下<formula>formula see original document page 5</formula>其中wO表示'写入0'， rO表示'读取0，，且类似地，wl表示'写入r, ri表示'读取r。符号'r表示将地址递增，而符号'丄，表示将地址递减，参考Sc本文档来自技高网...

【技术保护点】
一种存储器测试的方法，其特征在于，用以测试一存储器，该存储器具有多个电荷储存单元耦接至多个位线、一或多个单元板以及一或多个位线板，其中所述单元板用以偏压所述电荷储存单元，所述位线板用以偏压所述位线，该存储器测试的方法包括下列步骤：将 该存储器置于一测试模式；套用一测试样本至该存储器；当写入一个‘１’到一既定单元时，提供一个第一电压到该单元板，其中该第一电压是高于一正供应电压的一半；以及当写入一个‘０’到该既定单元时，提供一个第二电压到该单元板，其 中该第二电压是低于该正供应电压的一半；其中该第一电压以及该第二电压是用以模拟存储器单元里...

【技术特征摘要】
US 2006-6-29 11/477,3111.一种存储器测试的方法，其特征在于，用以测试一存储器，该存储器具有多个电荷储存单元耦接至多个位线、一或多个单元板以及一或多个位线板，其中所述单元板用以偏压所述电荷储存单元，所述位线板用以偏压所述位线，该存储器测试的方法包括下列步骤将该存储器置于一测试模式；套用一测试样本至该存储器；当写入一个‘1’到一既定单元时，提供一个第一电压到该单元板，其中该第一电压是高于一正供应电压的一半；以及当写入一个‘0’到该既定单元时，提供一个第二电压到该单元板，其中该第二电压是低于该正供应电压的一半；其中该第一电压以及该第二电压是用以模拟存储器单元里的弱电荷储存。5. 根据权利要求4所述的存储器测试的方法，其特征在于， 该提供该第三电压或该第四电压的步骤更包括当预期由每一所述电荷储存单元中读取到'1，或读取到'0， 时，在 一 完整的周期中提供 一 特定电压准位给该位线板。6. 根据权利要求l所述的存储器测试的方法，其特征在于， 该存储器是为 一动态随机存取存储器。7. —种存储器测试的方法，其特征在于，用以测试一存储器， 该存储器具有多个电荷储存单元耦接至多个位线、 一或多个单元 寺反以及一或多个位线寿反，其中所述单元寺反用以偏压所述电荷储存 单元，所述位线板用以偏压所述位线，该存储器测试的方法包括 下列步骤将该存储器置于 一 测试模式； 套用 一测试样本至该存储器；当预期由一既定单元中读取一个'1，时，提供一第一电压到 该位线寺反，其中该第一电压是高于一正供应电压的一半；以及当预期由该既定单元中读取一个'0，时，提供一第二电压...

【专利技术属性】
技术研发人员：庄建祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]